[VHDL编程] aes_fsl_interface

说明：aes to fsl with xilinx fpga
<valter> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladder

说明：全加器 东北大学秦皇岛分校 电子设计自动化 实验-Full adder Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-02-14 上传 | 大小：24kb | 下载：0

[VHDL编程] half-adder

说明：半加器 东北大学秦皇岛分校 电子设计自动化 实验-Half adder Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-02-14 上传 | 大小：20kb | 下载：0

[VHDL编程] add_8

说明：八位加法器 东北大学秦皇岛分校 电子设计自动化 实验-Eight adder Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-02-14 上传 | 大小：94kb | 下载：0

[VHDL编程] LCD

说明：LCD 控制 东北大学秦皇岛分校 电子设计自动化 实验-LCD control Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-02-14 上传 | 大小：3kb | 下载：0

[VHDL编程] er

说明：秒表 东北大学秦皇岛分校 电子设计自动化 实验-Stopwatch Northeastern University at Qinhuangdao electronic design automation experiment
<yuxi> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] src

说明：c8051 core vhdl c8051 core vhdl-c8051 core
<jason> 在 2025-02-14 上传 | 大小：70kb | 下载：0

[VHDL编程] FA_pow

说明：Power estimation of full adder including SAF and VCD file
<kk> 在 2025-02-14 上传 | 大小：1.03mb | 下载：0

[VHDL编程] trafficlight

说明：该数字系统完成对十字路*通信号灯的控制，十字路口由一条东西方向的主干道(简称A道)和南北方向的支干道(简称B道)构成。 十字路*通灯控制规则为： (1) 初始状态为4 个方向的红灯全亮，时间1s。 (2) 东西方向绿灯亮，南北方向红灯亮。东西方向通车，时间30s。 (3) 东西方向黄灯亮，南北方向红灯亮，时间5s。 (4) 东西方向红灯亮，南北方向绿灯亮。南北方向通车，时间20s。 (5) 东西方向红灯亮，南，北
<蔡利波> 在 2025-02-14 上传 | 大小：683kb | 下载：0

[VHDL编程] verilog_lecture

说明：Verilog basic useful for verilog beginners.
<ganu> 在 2025-02-14 上传 | 大小：1.14mb | 下载：0

[VHDL编程] altera-uart

说明：ALTERA UART sopc 软核的VHDL描述-ALTERA UART VHDL DESCRIBE
<pengli> 在 2025-02-14 上传 | 大小：9kb | 下载：0

[VHDL编程] deng

说明：HDL verilog 电子密码锁 输入错误后有报警 输入正确后有提示-HDL Verilog electronic code lock input errors have prompted alarm input is correct
<钱广超> 在 2025-02-14 上传 | 大小：222kb | 下载：0