[VHDL编程] FIR_verilog

说明：基于verilog的FIR滤波器，有两种实现方法，分别给出仿真波形-Verilog based on the FIR filter, there are two methods, respectively, the simulation waveform
<yejianchao> 在 2025-01-15 上传 | 大小：614kb | 下载：0

[VHDL编程] verilog_manual

说明：verilog参考手册，可以查找相应的函数，很好用。-Verilog reference manual, you can find the corresponding function, it just works.
<qibing> 在 2025-01-15 上传 | 大小：135kb | 下载：0

[VHDL编程] hdlc_vhdl

说明：This a VHDL implementation of an HDLC controller
<> 在 2025-01-15 上传 | 大小：176kb | 下载：0

[VHDL编程] electroclock

说明：VHDL的数字钟，内含各个模块的源程序，可直接运行-VHDL digital clock, each module contains the source code can be run directly
<玉峰> 在 2025-01-15 上传 | 大小：81kb | 下载：0

[VHDL编程] DDRSDRAM

说明：基于FPGA 实现DDR SDRAM的控制器-FPGA-based realization of DDR SDRAM controller
<张宁> 在 2025-01-15 上传 | 大小：463kb | 下载：0

[VHDL编程] freqdivfinal

说明：用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制-Achieved using VHDL divider can produce any of the sub-master clock frequency, thereby achieving different frequency pwm control
<> 在 2025-01-15 上传 | 大小：2kb | 下载：0

[VHDL编程] countertest

说明：vhdl实现的计数器 -VHDL realization counter
<> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] reverse

说明：vhdl实现对直流电机的控制 -VHDL realization of DC motor control
<> 在 2025-01-15 上传 | 大小：1kb | 下载：0

[VHDL编程] vedio

说明：VHDL设计的高速图像采集模块源码，离散余弦变换，图像压缩与编码源码-VHDL design of high-speed image acquisition module source, discrete cosine transform, image compression and encoding source
<> 在 2025-01-15 上传 | 大小：4kb | 下载：0

[VHDL编程] gal_16v8

说明：基于GAL16V8D的一个时钟整开逻辑代码.Verilog编写!-GAL16V8D based on a clock the whole logic of the code to open. Verilog prepared!
<ZZ> 在 2025-01-15 上传 | 大小：3kb | 下载：0

[VHDL编程] I2C

说明：I2C总线的逻辑代码.Verilog编写!很好用.调试成功.-I2C bus logic code. Verilog prepared! Good use. Debugging success.
<ZZ> 在 2025-01-15 上传 | 大小：306kb | 下载：0

[VHDL编程] Oscillograph

说明：在EP1C6Q240上实现示波器的逻辑代码.Verilog编写!很好用.调试成功.-Oscilloscopes EP1C6Q240 achieved in the logic of code. Verilog prepared! Good use. Debugging success.
<ZZ> 在 2025-01-15 上传 | 大小：1.17mb | 下载：0