[VHDL编程] ADS

说明：traffic light controller vhdl code
<mozzy> 在 2025-02-27 上传 | 大小：1.56mb | 下载：0

[VHDL编程] counter10000

说明：verilog编写的10000计数器，完整的Quartus II project，仿真通过-counter10000，verilog，project，simulation past
<张松> 在 2025-02-27 上传 | 大小：124kb | 下载：0

[VHDL编程] seg7

说明：以前自己写的一个七段二极管器，可以直接下载到FPGA板子使用。-a seven-segment diode can be downloaded directly to the FPGA board
<张松> 在 2025-02-27 上传 | 大小：339kb | 下载：0

[VHDL编程] a-floating-point-adder

说明：一个浮点加法器，verilog描述，数据格式：高14位为尾数，低四位位指数（带符号数运算）-A floating point adder Verilog descr iption
<张松> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] Arinc_708_Rxer

说明：arinc_708 source code is here aupdated with brief explanation
<mallaiah> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] mc8051_design

说明：MC8051 IP core.由Oregano Systems提供。初学者可以学习一下。-MC805 1IP CORE,provided by Oregano Systems.It s helpful for beginners.
<123> 在 2025-02-27 上传 | 大小：436kb | 下载：0

[VHDL编程] test_cpu

说明：自己编的小型CPU，可执行简单的代码，作为对开发CPU的尝试。里面包含ROM和CPU。CPU通过状态机执行指令。在Modelsim中仿真通过。-Small VHDL CPU,as a example for developing CPU. It is simulated by Modelsim.
<123> 在 2025-02-27 上传 | 大小：243kb | 下载：0

[VHDL编程] DDS_FPGA

说明：fpga实现DDS信号发生器的源代码 用于实现信号的控制-fpga DDS signal generator source code
<于伟龙> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] Seg7decode

说明：verilog HDL的7段数码管译码代码，可以使用-7 segment LED decoder with verilog HDL
<杨鹏> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] 1111

说明：verilog编写的计数显示模块，应用了文件关联，可以自由调用-Verilog write count display module, the application of the file associations, free calls
<koma> 在 2025-02-27 上传 | 大小：881kb | 下载：0

[VHDL编程] VHDL-example_counter

说明：M=11的计数器；计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能-M = 11 counter The count is one of the most simple basic computing, counter to realize the operation is logic circuit
<殷蕾> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] new_jilei15

说明：脉冲累加器完成对15脉冲累加。用于雷达测距-inpuse add
<ye> 在 2025-02-27 上传 | 大小：2kb | 下载：0