[VHDL编程] vhdl11

说明：keyboard intefacing program-keyboard intefacing program...................
<siddharth815> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO

说明：用verilog编写FIFO，并编写了相应的测试向量-Write FIFO Verilog
<郝继龙> 在 2025-02-27 上传 | 大小：513kb | 下载：0

[VHDL编程] TDM

说明：运用VHDL实现十分多路复用，毕业设计来的，很清楚 ，希望对大家有用-matlab in Applied Communication Theory, TDM emulation, hope that we can useful!
<谢展芬> 在 2025-02-27 上传 | 大小：516kb | 下载：0

[VHDL编程] 6fenpin

说明：毕业设计里面的一个模块，主要实现时钟6分频的功能-The inside of the graduation design a module, mainly realizes the clock frequency function of six points
<xuchunlei> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd1602_test

说明：实现1602的驱动，可以显示所需要的内容，驱动程序根据状态机原理写的-1602 drivers can display the content needed, the driver is written according to the principle of a state machine
<harryjohn> 在 2025-02-27 上传 | 大小：325kb | 下载：0

[VHDL编程] Package

说明：Package consists of two pdf files: i)cdr project: theory and implementation of vhdl ii)I2C bus controller: xilinx implementation of uC interface on CPLD Package consists of 7 vhdl files: string_detector: detec
<Sharav> 在 2025-02-27 上传 | 大小：4.39mb | 下载：0

[VHDL编程] controler(v2.0)

说明：VHDL语言编的一个空调控制系统。cpld实验中的代码-VHDL language a series of air-conditioning control system. the cpld experiments code
<杨帆> 在 2025-02-27 上传 | 大小：466kb | 下载：0

[VHDL编程] Air-conditioning-state-machine

说明：VHDL语言编的一个空调控制系统。cpld实验中的代码-VHDL language a series of air-conditioning control system. the cpld experiments code
<杨帆> 在 2025-02-27 上传 | 大小：3kb | 下载：0

[VHDL编程] Desktop

说明：四D触发器，最优先级编码器和加法器描述的VHDl文件-Four D flip-flop, the priority encoder and adder descr iption of the VHDl files
<jact chen> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] MP3-design-using-verilog

说明：基于Xilinx XUPV2P平台(FPGA开发板)的MP3播放器设计-MP3 player design based on the the Xilinx XUPV2P platform (FPGA development board)
<zhxuqin> 在 2025-02-27 上传 | 大小：1.65mb | 下载：0

[VHDL编程] DDS-design-based-on-verilog

说明：用verilog语言设计DDS数字频率合成器-DDS design based on verilog
<zhxuqin> 在 2025-02-27 上传 | 大小：1mb | 下载：0

[VHDL编程] Fast-adder-design-using-verilog

说明：用Verilog设计各种快速加法器（四位先行进位加法器、选择进位加法器、流水线加法器）-Verilog design all kinds of fast adder (four first adder, select adder pipelined adder)
<zhxuqin> 在 2025-02-27 上传 | 大小：919kb | 下载：0