资源列表
[VHDL编程] ISE9.1code
说明:XILINX官方几个实验的源码,内有简要说明可供参考-about xilinx demoboard development code<trainsky> 在 2025-02-28 上传 | 大小:46kb | 下载:0
[VHDL编程] optimizehighaccuracysignalgenerator
说明:本文描述了关于高精度信号发生器的优化算法-this paper describe how to optimize high accuracy signal generator<杨阳> 在 2025-02-28 上传 | 大小:341kb | 下载:0
[VHDL编程] signal-generator
说明:关于任意信号发生器的一些设计,以及具体的电路图,时钟,DA转换-signal generator<杨阳> 在 2025-02-28 上传 | 大小:3.16mb | 下载:0
[VHDL编程] square-generator
说明:本文描述了怎样进行方波信号的产生,步骤,还有相关的程序-this paper describe how to generate square wave<杨阳> 在 2025-02-28 上传 | 大小:1.68mb | 下载:0
[VHDL编程] DDS-signal-generate
说明:本文描述了怎样利用DDS(直接数字频率技术)来制作信号发生器-how to generate signal with the use of DDS technology<杨阳> 在 2025-02-28 上传 | 大小:950kb | 下载:0
[VHDL编程] PipelineCPU
说明:用Verilog HDL语言或VHDL语言来编写,实现多周期CPU设计。能够完成以下二十二条指令。(均不考虑虚拟地址和Cache,并且默认为大端方式): add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, im<徐帆> 在 2025-02-28 上传 | 大小:4.84mb | 下载:0
[VHDL编程] signal-generator
说明:本文描述了双通道信号发生器的研制,利用FPGA来实现这项功能-with the use of FPGA technology to realize signal generator<杨阳> 在 2025-02-28 上传 | 大小:162kb | 下载:0
[VHDL编程] ug_avalon_verification
说明:Avalon Verification IP Suite verification userguide<aravind> 在 2025-02-28 上传 | 大小:23kb | 下载:0
[VHDL编程] 091220111singalcpu
说明:用verilog HDL语言或者VHDL语言来编写,实现单周期CPU的设计。能够完成以下十六条指定: add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs<徐帆> 在 2025-02-28 上传 | 大小:9.09mb | 下载:0