资源列表
[VHDL编程] HD44780(KS0066)IN-Chinese
说明:HD44780 LCD 中文详细资料 原理及初始化方法-HD44780 LCD Chinese principles and initialization details<周海> 在 2025-04-05 上传 | 大小:735kb | 下载:0
[VHDL编程] PLLVCO_VGA
说明:interface with vga, draw a rectangular on the screen.<Thanh> 在 2025-04-05 上传 | 大小:821kb | 下载:0
[VHDL编程] MyComputer--final
说明:用VHDL做的微处理器。 可实现地址的跳跃,实现3条指令。 连续执行。-Microprocessor in VHDL do. Jump address can be realized to achieve the three instructions. Continuously.<lin> 在 2025-04-05 上传 | 大小:203kb | 下载:0
[VHDL编程] VHDL-digital-clock-
说明:VHDL编写的数字钟,采用元件例化的方法,可实现调秒 调分 调时 报时 闹铃的功能 开发板使用的是EP3C16Q240C8-Digital clock written in VHDL, using the example of the way components can be adjusted to achieve sub-second tone when the alarm tone Times feature developmen<朱振军> 在 2025-04-05 上传 | 大小:365kb | 下载:0
[VHDL编程] UC1608-24064
说明:UC1608 24064驱动 COG LCD驱动程序-UC1608 24064<周生> 在 2025-04-05 上传 | 大小:2kb | 下载:0
[VHDL编程] nios_for_pcf8563
说明:用fpga nioss II 驱动实时时钟芯片pcf8563-Fpga nioss II drive with real-time clock chip pcf8563<pp> 在 2025-04-05 上传 | 大小:14.35mb | 下载:0
[VHDL编程] test_sdram
说明:对SDRAM进行读写,工程内部分为PLL以及复位处理模块、写SDRAM逻辑模块、读SDRAM逻辑模块、SDRAM读写封装模块、读写缓存FIFO模块、串口发生模块等。工程基于altera的Quartus II 10.1进行设计,使用更高版本的软件均可。-SDRAM read and write for the project is divided into the internal PLL and reset processing mod<> 在 2025-04-05 上传 | 大小:2.98mb | 下载:0