[VHDL编程] analysis

说明：很经典的华为时序分析资料，用于电路的时序分析-Huawei is the classic time series analysis data for circuit timing analysis
<hemiao> 在 2025-04-24 上传 | 大小：683kb | 下载：0

[VHDL编程] SRAM

说明：SRAM DATASHEET,控制器设计资料。-SRAM DATASHEET, controller design information.
<hemiao> 在 2025-04-24 上传 | 大小：971kb | 下载：0

[VHDL编程] VHDL

说明：比较系统地介绍了VHDL的基本语言现象和实用技术，含有大量的VHDL例子，是学习VHDL的好资料-Systematically introduces the basic VHDL language phenomenon and practical technology, contains a lot of VHDL example of this is good information to learn VHDL
<maomao008> 在 2025-04-24 上传 | 大小：2.77mb | 下载：0

[VHDL编程] xu

说明：序列信号发生器，发生信号为01-Sequence signal generator, the occurrence of signal 0100111
<陈小慧> 在 2025-04-24 上传 | 大小：129kb | 下载：0

[VHDL编程] Lab1

说明：Lab1 Altera about VHDL
<ThanhTung> 在 2025-04-24 上传 | 大小：2.62mb | 下载：0

[VHDL编程] Lab2

说明：lab2 altera about fpja, vhdl
<ThanhTung> 在 2025-04-24 上传 | 大小：3mb | 下载：0

[VHDL编程] a_fpga

说明：玩转FPGA-Fun FPGA
<fangyuanyong> 在 2025-04-24 上传 | 大小：2.31mb | 下载：0

[VHDL编程] SDRAM_ipcore_

说明：Altera SDRAM ip核详解-Altera SDRAM ip nuclear Detailed
<fangyuanyong> 在 2025-04-24 上传 | 大小：1.59mb | 下载：0

[VHDL编程] Sumador

说明：este es un sumador para los cuatro casos de la suma, entrada en complemento a 2 y visualizacion en displays de 7 segmentos
<javierandres> 在 2025-04-24 上传 | 大小：352kb | 下载：0

[VHDL编程] scdma_0.1

说明：专网，SCDMA的FPGA同步控制verilog hdl程序-Special network, SCDMA' s FPGA synchronization process verilog hdl
<zhangbinbin> 在 2025-04-24 上传 | 大小：3.64mb | 下载：0

[VHDL编程] FF

说明：FPGA的智能压力传感器系统设计intelligent pressure sensor system-intelligent pressure sensor system
<tit> 在 2025-04-24 上传 | 大小：489kb | 下载：0

[VHDL编程] FPGA

说明：FPGA的新型测试数据采录仪的电子设计Collect and record the new FPGA device test data in electronic design-Collect and record the new FPGA device test data in electronic design
<rish> 在 2025-04-24 上传 | 大小：236kb | 下载：0