[VHDL编程] seg7led

说明：quartus 2七段管的html语言实现-quartus 2 html language seven sections of pipe
<陈涛> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] ledwatertest

说明：一个用verilog 编写的流水灯程序，对于初学者比较有用，主要用于理解状态机转换。-Written in a flowing light with verilog program more useful for beginners, mainly for the understanding of the state machine transition.
<huangying> 在 2025-04-22 上传 | 大小：35kb | 下载：0

[VHDL编程] fpga

说明：包括fpga所以的程序，是一份很好的学习资料-Including fpga so the procedure is a very good learning materials
<liuyanan> 在 2025-04-22 上传 | 大小：7.62mb | 下载：0

[VHDL编程] risc8

说明：8 bit risc code with verilog
<richard> 在 2025-04-22 上传 | 大小：49kb | 下载：0

[VHDL编程] fulladder

说明：full adder code in vhdl using xilinx tool
<aaqib> 在 2025-04-22 上传 | 大小：851kb | 下载：0

[VHDL编程] carry-ripple

说明：carry ripple adder code (whole project) in vhdl using xilinx tool. VHD file has source code
<aaqib> 在 2025-04-22 上传 | 大小：296kb | 下载：0

[VHDL编程] Circuit-Design-with-VHDL---V.Pedroni-(2004)-WW.ra

说明：circuit design with vhdl by Volnei A. Pedroni
<aaqib> 在 2025-04-22 上传 | 大小：4.81mb | 下载：0

[VHDL编程] FPGule

说明：FPGA VXI总线多功能模块设计FPGA VXI-bus Multifunction Module-FPGA VXI-bus Multifunction Module
<each> 在 2025-04-22 上传 | 大小：354kb | 下载：0

[VHDL编程] Wiley.IEEE.Press.RTL.Hardware.Design.Using.VHDL.A

说明：Wiley IEEE PRESS RTL Hardware Design using VHDL 2006
<aaqib> 在 2025-04-22 上传 | 大小：27.18mb | 下载：0

[VHDL编程] eliminate_dithering

说明：消抖电路的Verilog描述，经过modesim仿真，在板子上调试可行-Debounce Verilog descr iption of the circuit, after modesim simulation, debugging possible on the board
<xillin> 在 2025-04-22 上传 | 大小：300kb | 下载：0

[VHDL编程] mult

说明：32位浮点乘法器的源代码，用verilog来实现的-32-bit floating point multiplier source code to achieve with verilog
<yolin> 在 2025-04-22 上传 | 大小：2kb | 下载：1

[VHDL编程] add_tree

说明：8*8乘法器 采用树形结构，如有不足之处请指正-8* 8 multiplier with tree structure, please correct me if inadequate
<kim> 在 2025-04-22 上传 | 大小：1kb | 下载：0