[VHDL编程] quartus-and-modelsim-for-OFDM

说明：关于quartus与modelsim 仿真-about quartus and modelsim simulator
<donglijun> 在 2025-04-22 上传 | 大小：1.48mb | 下载：0

[VHDL编程] ECAN-1

说明：ECAN-1 can module based on the microcontroller MCP2515
<Alex> 在 2025-04-22 上传 | 大小：243kb | 下载：0

[VHDL编程] UART11

说明：uart实现，原理图方式，介绍串口实现的模块及实现方式-uart implementation schematic way to introduce the serial interface modules and implementations
<李仕意> 在 2025-04-22 上传 | 大小：49kb | 下载：0

[VHDL编程] DE1_SD_Card_Audio

说明：altera de1系列SD卡音乐播放工程 插入SD卡可直接播放-altera de1 series of projects into the SD card SD card music player can play
<zoujiaji > 在 2025-04-22 上传 | 大小：13.19mb | 下载：0

[VHDL编程] 18-divide-8-divider

说明：从ASM状态图可以看出，在state=0时，初始化参数，如果开始信号有效则载入被除数与除数，接着进入state=1状态，首先判断被除数寄存器的高九位是否大于除数，如果是则产生溢出信号，并回到此状态；否则被除数寄存器向左移一位，并进入state=2状态，同样先判断被除数寄存器的高九位是否大于除数,如果是则被数高九位减去除，并被除数最后一位置为1，并回到此状态；否则被除数寄存器向左移一位，并进入state=3状态, 同样先判断被除数寄存器的
<Rain> 在 2025-04-22 上传 | 大小：12kb | 下载：0

[VHDL编程] VHDL_101

说明：非常好的vhdl学习代码；a基本且详细的介绍了vhdl的功能； 让你快速学习vhdl-Vhdl code for a very good learning a basic and detailed introduction to the vhdl function allows you to quickly learn vhdl
<陈陈> 在 2025-04-22 上传 | 大小：2.86mb | 下载：0

[VHDL编程] Stopwatch

说明：Stop-watch for FPGA on 7 segment display
<Aida> 在 2025-04-22 上传 | 大小：6kb | 下载：0

[VHDL编程] BCD

说明：ROM vhdl for binary to BCD
<K1000> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] NiosII

说明：用CPLD_FPGA实现NiosII嵌入式系统配置技术-Embedded systems with CPLD_FPGA configuration technology to achieve NiosII
<time> 在 2025-04-22 上传 | 大小：278kb | 下载：0

[VHDL编程] desig

说明：汽车零部件试验测控平台示波模块的设计Oscilloscope-Oscilloscope measurement and control platform for automotive module design
<vis> 在 2025-04-22 上传 | 大小：437kb | 下载：0

[VHDL编程] semafor

说明：This the code for 2 traffic lights. S1 is a senzor that tells when there are cars waiting and S2 says if people are waiting to cross.-This is the code for 2 traffic lights. S1 is a senzor that tells when there are cars w
<iordan12345> 在 2025-04-22 上传 | 大小：9kb | 下载：0

[VHDL编程] AnalizatorAndCounter

说明：VHDL counter project fo Altera DE2 Development Board-VHDL counter project fo Altera DE2 Development Board
<Alex> 在 2025-04-22 上传 | 大小：584kb | 下载：0