[VHDL编程] UART

说明：This vhdl code has a simple implementation of an UART receiver. This code was generated march 2011 as a universuty project
<plcpe> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-to-VHDL-translator

说明：描述了一个Verilog到VHDL翻译器的设计与实现。首先将Verilog模块转换为中间格式，然后按照预定义的翻译规则，生成功能等价的VHDL设计实体。该翻译器目前只支持Verilog的一个子集。通过Verilog-to-VHDL， 使得在Verilog．VHDL混合设计环境中重用Verilog设计成为可能。-Describes a Verilog to VHDL translator design and implementati
<liuyi> 在 2025-04-17 上传 | 大小：190kb | 下载：0

[VHDL编程] 0703030106

说明：本文描述了汽车尾灯的设计方法及VHDL源代码，包含汽车的行驶、刹车、左转、右转等功能。-This paper describes the design method of car taillights and VHDL source code, including car driving, brake, turn left, turn right and so on.
<晴峦> 在 2025-04-17 上传 | 大小：281kb | 下载：0

[VHDL编程] eda

说明：用vhdl语言编写信号发生器,实现不同频率，不同幅度的方波，锯齿波。-signal generator based on vhdl
<feier> 在 2025-04-17 上传 | 大小：1.38mb | 下载：0

[VHDL编程] DianTiKongZhiQi-VHDL

说明：电梯控制器VHDL程序，包含记忆，上升，下降，停站等功能，以及超载，故障后报警功能.rar-Elevator controller VHDL program, including memory, up, down, stop and other functions, and overloading, failure alarm. Rar
<> 在 2025-04-17 上传 | 大小：2kb | 下载：0

[VHDL编程] shipintuxiang

说明：基于VHDL，实现视频图像的行列计数器，已经调试仿真通过可用.-Based on VHDL, the ranks of video image counter, has been simulated through the available debugging.
<> 在 2025-04-17 上传 | 大小：120kb | 下载：0

[VHDL编程] FIFO

说明：运用Verilog 语言对FPGA实现同步的FIFO的数据缓存和传输功能。-FPGA Verilog language used to synchronize the FIFO data buffer and transmission functions.
<张伟> 在 2025-04-17 上传 | 大小：422kb | 下载：0

[VHDL编程] yiwei

说明：运用Verilog 语言实现了4位的一位计数器的设计。-The use of Verilog language, a 4-bit counter design.
<张伟> 在 2025-04-17 上传 | 大小：1.32mb | 下载：0

[VHDL编程] DDA_xy

说明：运用Verilog 语言进行数字积分法，将X轴和Y轴进行插补运算。-Verilog language using digital integration method, the X axis and Y axis interpolation operations.
<张伟> 在 2025-04-17 上传 | 大小：1.16mb | 下载：0

[VHDL编程] REEDSOLOMON

说明：error correct and detect
<jagadesh> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：实现异步清零和同步时钟功能的十进制加法计数器-Asynchronous and synchronous clock features clear decimal addition Counter
<栋梁> 在 2025-04-17 上传 | 大小：1kb | 下载：0

[VHDL编程] can

说明：can bus is used to transfer data faster and also power saving-can bus is used to transfer data faster and also power saving............
<jagadesh> 在 2025-04-17 上传 | 大小：4kb | 下载：0