[VHDL编程] Jshuqi

说明：基于VHDL原理图实现的计数器 时钟晶振为48MHZ -Schematic-based VHDL implementation of the counter clock oscillator is 48MHZ
<张帝> 在 2025-04-05 上传 | 大小：192kb | 下载：0

[VHDL编程] 1122

说明：已经成功的FPGA 控制的SDRAM控制器代码.只要修改你需要的宽度-FPGA has been successfully controlled by SDRAM controller code. As long as you need to modify the width of
<yangyang> 在 2025-04-05 上传 | 大小：188kb | 下载：0

[VHDL编程] 0011

说明：Altera_Sdram_IP_源码 可以参考的-Altera_Sdram_IP_ source for reference
<yangyang> 在 2025-04-05 上传 | 大小：707kb | 下载：0

[VHDL编程] Qdaqi

说明：基于VHDL语言 实现八路抢答器 有源时钟48mhz 功能为任意按键按下屏蔽其它按键输入-VHDL language based on the active clock 48mhz eight Responder function to any button is pressed the other key input screen
<张帝> 在 2025-04-05 上传 | 大小：281kb | 下载：0

[VHDL编程] 3344

说明：BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据-BulkIn is the FPGA to send data to the CY7C68013 CY7C68013 BulkOut is receiving data from the FPGA
<yangyang> 在 2025-04-05 上传 | 大小：289kb | 下载：0

[VHDL编程] 5566

说明：Alter官方FFT程序(使用Verilog编写)-Alter official FFT program (written using Verilog)
<yangyang> 在 2025-04-05 上传 | 大小：973kb | 下载：0

[VHDL编程] xuanze4x1

说明：基于VHDL语言 4选1 多路选择器 时钟48Mhz 功能4个输入只能有一个输出-Based on VHDL, 4 to 1 MUX clock 48Mhz features 4 inputs can be only one output
<张帝> 在 2025-04-05 上传 | 大小：141kb | 下载：0

[VHDL编程] 7788

说明：用verilog编写的1024点的fft快速傅立叶变换-Written in 1024 by verilog point fast Fourier transform fft
<yangyang> 在 2025-04-05 上传 | 大小：12kb | 下载：0

[VHDL编程] 99000

说明：VerilogHDL课件 学习的好资料 可以参考-VerilogHDL Courseware good information can refer to
<yangyang> 在 2025-04-05 上传 | 大小：1.27mb | 下载：0

[VHDL编程] dds2_ok

说明：利用LPM_ROM和HDL设计的一个DDS信号发生器，分辨率优于1HZ，ROM表长度8位，8位频率控制字。-HDL design using LPM_ROM and a DDS signal generator, the resolution is better than 1HZ, ROM table length 8 bits, 8-bit frequency control word.
<罗永> 在 2025-04-05 上传 | 大小：522kb | 下载：0

[VHDL编程] program

说明：1/100s计时器的FPGA实现，本设计的计时器能实现显示最长计时时间为1分59.99秒，且精度大于1/100s，计时器能显示1/100s的时间.-1/100s timer FPGA, the design of the timer to achieve the longest time show time of 1 minutes, 59.99 seconds, and the precision is greater than 1/
<sword> 在 2025-04-05 上传 | 大小：534kb | 下载：0

[VHDL编程] read-RAM

说明：读写RAM，很好用，我自己写的。 读写RAM，很好用，我自己写的。-Read and write RAM, is useful, I wrote it myself.
<tanli> 在 2025-04-05 上传 | 大小：598kb | 下载：0