资源列表

« 1 2 ... .34 .35 .36 .37 .38 139.40 .41 .42 .43 .44 ... 4311 »

[VHDL编程EXPT10_1_SONGER

说明:乐曲硬件演奏电路设计,采用VHDL语言,quartus2开发平台-music concert circuit hardware design using VHDL, quartus2 Development Platform
<zdf> 在 2025-01-10 上传 | 大小:6kb | 下载:0

[VHDL编程EXPT10_2_TENNIS

说明:
<zdf> 在 2025-01-10 上传 | 大小:37kb | 下载:0

[VHDL编程EXPT12_5_RSV

说明:采用高速A/D的存储示波器设计,quartus2平台-high-speed A/D to the storage oscilloscope design, platform quartus2
<zdf> 在 2025-01-10 上传 | 大小:1011kb | 下载:0

[VHDL编程EXPT12_10_PHAS

说明:数字移相信号发生器设计,采用quartus2平台-digital phase shifting generator design platform using quartus2
<zdf> 在 2025-01-10 上传 | 大小:1.22mb | 下载:0

[VHDL编程vdevice

说明:基于FPGA系统的数字电压表设计大范围,超精确的详细报告,共有40多页-FPGA-based system design digital voltage meter large-scale and ultra-precise details of the report, a total of over 40 pages
<刘嵘> 在 2025-01-10 上传 | 大小:137kb | 下载:0

[VHDL编程dianji

说明:基于FPGA系统的步进电机控制,内涵详细的源代码-FPGA-based system of stepper motor control, detailed content of the source code! !
<刘嵘> 在 2025-01-10 上传 | 大小:62kb | 下载:0

[VHDL编程pinlvji

说明:基于FPGA的数字频率计,超大范围测量,误差非常之小,内含详细程序-FPGA-based digital frequency meter super scope of measurement, the error is very small, containing detailed procedures
<刘嵘> 在 2025-01-10 上传 | 大小:44kb | 下载:0

[VHDL编程blocking

说明:基于verilog语言的数据选择器,包括数据选择器的测试模块 -verilog language based on the data selector, including data selection for the test module
<> 在 2025-01-10 上传 | 大小:28kb | 下载:0

[VHDL编程memoryverilog

说明:一个关于MEMORY设计的原代码,使用VERILOG编写的 希望对大家有些帮助-one of the original Memory design code prepared by the use of verilog we hope to help some
<王平> 在 2025-01-10 上传 | 大小:26kb | 下载:0

[VHDL编程ji

说明:这是正玹实现代码,通过LUT来实现的!!!比其他要简单的多!还有方波,三角波的不同的VHDL程序实现. -This is the realization of code are Hsuan Lee, LUT to achieve! ! ! Other than the more simple! There square, triangular wave of the different VHDL program.
<jiayu> 在 2025-01-10 上传 | 大小:16kb | 下载:0

[VHDL编程half_clk

说明:用verilog编写适中分频器 并且还有测试程序-verilog prepared with moderate frequency divider and another test procedures
<> 在 2025-01-10 上传 | 大小:21kb | 下载:0

[VHDL编程fdivision

说明:用verilog编写适中分频器 并且还有测试程序-verilog prepared with moderate frequency divider and another test procedures
<> 在 2025-01-10 上传 | 大小:25kb | 下载:0
« 1 2 ... .34 .35 .36 .37 .38 139.40 .41 .42 .43 .44 ... 4311 »

源码中国 www.ymcn.org