[VHDL编程] Synopsys_Graphical_Environment_User_Guide

说明：Synopsis软件图形界面操作指南，对FPGA/ASIC初学者很有用！-Synopsis software GUI operation guide for the FPGA/ASIC is useful for beginners!
<HY> 在 2025-02-28 上传 | 大小：1mb | 下载：0

[VHDL编程] digitaldesignwithPLD

说明：可编程的逻辑电路，利用VHDL语言实现的时序和组合电路-Programmable Logic
<wangran> 在 2025-02-28 上传 | 大小：10.49mb | 下载：0

[VHDL编程] MAX263-MAX268

说明：D板的数字可编程有源滤波模块设计，MAX26 系列数字编码式滤波器的使用方法-MAX263，MAX264，MAX265，MAX266，MAX267，MAX268
<雪域高原> 在 2025-02-28 上传 | 大小：3.93mb | 下载：0

[VHDL编程] fallthrough_small_fifo_v2

说明：同步fifo设计，仿真已通过，用Verilog编写，代码短小-Synchronous fifo design, simulation has been adopted, written with Verilog, code short
<xinghuo> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] small_fifo

说明：同步fifo设计，仿真已通过，用Verilog编写，代码短小，易懂-Synchronous fifo design, simulation has been adopted, written with Verilog, code short and easy to understand
<xinghuo> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：不同Verilog 语言间的差异，以及高版本Verilog语言的特性-Differences between different Verilog language and Verilog language version of the characteristics of high
<xinghuo> 在 2025-02-28 上传 | 大小：3kb | 下载：0

[VHDL编程] modelsim6.0

说明：modelsim 中文使用手册，希望对想学习mldelsim的人有用-modelsim Chinese user manual, and they hope people who want to learn a useful mldelsim
<xinghuo> 在 2025-02-28 上传 | 大小：379kb | 下载：0

[VHDL编程] 256fft

说明：
<Nagendran> 在 2025-02-28 上传 | 大小：205kb | 下载：0

[VHDL编程] matrix

说明：3x3 matrix implementation in VHDL
<Nagendran> 在 2025-02-28 上传 | 大小：724kb | 下载：0

[VHDL编程] cFFT

说明：CFFT is a radix-4 fast Fourier transform (FFT) core with configurable data width and a configurable number of sample points in the FFT. Twiddle factors are implemented using the CORDIC algorithm, causing the gain of
<Nagendran> 在 2025-02-28 上传 | 大小：179kb | 下载：0

[VHDL编程] viterbi

说明：This a code generator for some kinds of viterbi decoders. It can generate the synthesiable verilog HDL codes. These have been verified under simulation. The generator itself is released under GPL license but the Verilog
<Nagendran> 在 2025-02-28 上传 | 大小：639kb | 下载：0

[VHDL编程] lowpowerfir

说明：This project was undertaken to produce a low power FIR filter for inclusion in a VHDL target library. The design was completed using OrCAD s Capture CIS, from this the VHDL code has been extracted. This method has allowe
<Nagendran> 在 2025-02-28 上传 | 大小：437kb | 下载：0