[VHDL编程] verilog_std_div

说明：Verilog HDL语言实现任意整数分频.只需调节分频数和分频位宽即可。-Verilog HDL language to any integer divider. Simply adjust the number and frequency can be frequency division-bit wide.
<zhouming> 在 2025-02-27 上传 | 大小：248kb | 下载：0

[VHDL编程] CMI_endecod

说明：Verilog HDL实现CMI编码和解码，在QuartusII下完成仿真验证。-CMI encoder an decoder using Verilog HDL.
<离间> 在 2025-02-27 上传 | 大小：293kb | 下载：0

[VHDL编程] src

说明：Crossroad traffic lights with visualization in tcl/tk and verilog code
<marcinf> 在 2025-02-27 上传 | 大小：86kb | 下载：0

[VHDL编程] miaobiao

说明：设计秒表 可以实现计数清零 停止 实现 59分59秒-miaobiao design
<thuwudi> 在 2025-02-27 上传 | 大小：33kb | 下载：0

[VHDL编程] MAXplusII

说明：maxplus2 功能图标 是你更清楚更加熟悉的使用maxplus2-maxplus2
<thuwudi> 在 2025-02-27 上传 | 大小：98kb | 下载：0

[VHDL编程] MAXplusII_(VHDL)

说明：用maxplus2和vhdl 实现重要典型电路设计 是你的首选 -maxplus2
<thuwudi> 在 2025-02-27 上传 | 大小：109kb | 下载：0

[VHDL编程] MAXplusII_

说明：maxplus2 的功能达介绍 让你更加 熟练使用这个软件 更加清晰-maxplus2
<thuwudi> 在 2025-02-27 上传 | 大小：961kb | 下载：0

[VHDL编程] VHDL

说明：vhdl 让你更加熟悉掌握这么硬件电路设计语言 非常清晰-vhdl
<thuwudi> 在 2025-02-27 上传 | 大小：1.27mb | 下载：0

[VHDL编程] lab014

说明：verilog hdl ed2 时间显示-verilog hdl ed2 time display
<wang> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpinr

说明：应用ISE的分频器，可以输出任意的偶数分频，及其简单-frequency devided base on ISE,can output any even times frequency
<钟冰> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] mimasuo

说明：4位密码锁，按键显示，3次输入错误报警，实现电子密码锁的功能，采用4*4键盘-lock
<钟佳琦> 在 2025-02-27 上传 | 大小：392kb | 下载：0

[VHDL编程] ourdev_481073

说明：用FPGA实现VGA驱动程序代码，能够在VGA上显示内容-Using FPGA to achieve VGA driver code, to display content in the VGA
<duanhaiyang> 在 2025-02-27 上传 | 大小：693kb | 下载：0