[VHDL编程] Proyekton

说明：alarm clock div clk full adder and half adder
<tolik> 在 2025-02-24 上传 | 大小：1.26mb | 下载：0

[VHDL编程] verilog

说明：This book provides a comprehensive introduction to the modern study of computer algorithms. It presents many algorithms and covers them in cons iderable depth, yet makes their design and analysis access ible to all l
<krish> 在 2025-02-24 上传 | 大小：112kb | 下载：0

[VHDL编程] fulladder

说明：Simple four bit full adder using concatenation in VHDL.
<Aaqib> 在 2025-02-24 上传 | 大小：1.04mb | 下载：0

[VHDL编程] DE2_LCM_CCD_inverse

说明：DE2版自带的CCD驱动，将图像存储于SDRAM中-DE2 version comes with the CCD driver in the image stored in SDRAM
<李博霖> 在 2025-02-24 上传 | 大小：3.67mb | 下载：0

[VHDL编程] fsm

说明：Sequence detector "1100101101" using FSM(Finite State Machine) in VHDL.
<Aaqib> 在 2025-02-24 上传 | 大小：392kb | 下载：0

[VHDL编程] 8bitmultiplexer

说明：Simple eight bit multiplexer using VHDL.
<Aaqib> 在 2025-02-24 上传 | 大小：951kb | 下载：0

[VHDL编程] timer1

说明：3 digit 7-segment display timer using VHDL.
<Aaqib> 在 2025-02-24 上传 | 大小：571kb | 下载：0

[VHDL编程] 4bitcomp

说明：4 bit comparator using VHDL.
<Aaqib> 在 2025-02-24 上传 | 大小：944kb | 下载：0

[VHDL编程] AD7705

说明：Verilog AD7705代码 对AD7705实时进行控制-Verilog AD7705 AD7705 real-time control code
<yu> 在 2025-02-24 上传 | 大小：714kb | 下载：0

[VHDL编程] ALU

说明：实现加减乘除与或非和大小比较功能的ALU模块-Math and the non-realization of more functions and size of the module ALU
<唐文博> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] bahe_matlab

说明：本资源包括用VHDL实现拔河比赛的模拟的源文件，以及各种仿真波形及结果-The resources include tug of war with the VHDL simulation to achieve the source file, and a variety of simulated waveforms and results
<赵晓辉> 在 2025-02-24 上传 | 大小：102kb | 下载：0

[VHDL编程] FP1

说明：verilog實現FPGA串流加密雛形 持續研究中 鏈波器 LFSP-verilog FPGA stream encryption to achieve sustained research prototype chain Filter LFSP
<LKK12235> 在 2025-02-24 上传 | 大小：1kb | 下载：0