[VHDL编程] Lab20

说明：the booth algorithm to implement the 32bits multiplication.-the booth algorithm to implement the 32bit 's multiplication.
<王琪> 在 2024-11-14 上传 | 大小：55kb | 下载：0

[VHDL编程] veriexamples

说明：非常多的verilog实例，对于刚入门者比较有用-lot of verilog example, just beginners more useful
<kg> 在 2024-11-14 上传 | 大小：111kb | 下载：0

[VHDL编程] CALCULAT.ZIP

说明：verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过-verilog source, the two can achieve Adder, In xillinx foundation 3.1 certification through
<沈佳麒> 在 2024-11-14 上传 | 大小：609kb | 下载：0

[VHDL编程] xcv

说明：verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且 用测试模块来验证状态是否正确工作-verilog prepared by the state machine detected 00,100 sequences. Achieve input : ... ... 011000010010000 outp
<陆磊> 在 2024-11-14 上传 | 大小：6kb | 下载：0

[VHDL编程] S3Demo

说明：用FPGA模拟VGA时序、模拟PS/2总线的键盘接口VHDL源代码，基于Xilinx spartan3-VGA FPGA timing simulation, simulation PS/2 keyboard interface bus VHDL source code, Based on Xilinx spartan3
<计算机> 在 2024-11-14 上传 | 大小：285kb | 下载：0

[VHDL编程] adma

说明：Wishbone dma ip core
<liwen> 在 2024-11-14 上传 | 大小：7kb | 下载：0

[VHDL编程] SystemVerilog_FIFO_Channel

说明：2004 SNUG of systemverilog
<liwen> 在 2024-11-14 上传 | 大小：76kb | 下载：0

[VHDL编程] produce

说明：vhdl的一个串行序列信号发生器的设计与实现-vhdl sequence of a Serial Signal Generator Design and Implementation
<ouyunjie> 在 2024-11-14 上传 | 大小：153kb | 下载：0

[VHDL编程] LDOTESTSYSTEM

说明：这是一个GPIB源程序代码,里面有硬件相对应的代码-This is a GPIB source code, which corresponds to a hardware code
<李成有> 在 2024-11-14 上传 | 大小：82kb | 下载：0

[VHDL编程] 200691151948398

说明：这是一个也介绍GPIB编程的文章以及介绍GPIB协议规范-This is a GPIB programming also introduced the article and introduce GPIB norm
<李成有> 在 2024-11-14 上传 | 大小：590kb | 下载：0

[VHDL编程] n2cpu_nii5v3_01

说明：这是介绍嵌入式开发相关的资料。有总线与内存的操作-introduced Embedded Development relevant information. Bus and a memory operation
<李成有> 在 2024-11-14 上传 | 大小：307kb | 下载：0

[VHDL编程] Div20PLL

说明：使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享-PLL using VHDL, VHDL is learning a good example, sharing with the public
<> 在 2024-11-14 上传 | 大小：1kb | 下载：0