资源列表

« 1 2 ... .17 .18 .19 .20 .21 1122.23 .24 .25 .26 .27 ... 4311 »

[VHDL编程FSK_MOD_my

说明:verilog语言设计的用于fsk调制的源码-verilog language design for fsk modulation source
<咕嘟大树> 在 2025-02-12 上传 | 大小:222kb | 下载:0

[VHDL编程Verilog_for_BCH

说明:使用verilog语言实现BCH编码,用于通信信道编码-Using verilog language implementation BCH coding, channel coding for communication
<咕嘟大树> 在 2025-02-12 上传 | 大小:9.03mb | 下载:0

[VHDL编程StaticPLL

说明:介绍FPGA中数字锁相环的设计方法和应用的文档-Introduction of Digital Phase-Locked Loop FPGA design methodology and application documents
<咕嘟大树> 在 2025-02-12 上传 | 大小:728kb | 下载:0

[VHDL编程RS232

说明:RS232_串口通信的发送端verilog源程序代码-RS232_ serial communication sender verilog source code
<咕嘟大树> 在 2025-02-12 上传 | 大小:2kb | 下载:0

[VHDL编程camera_len_con

说明:一个摄像机镜头远程控制C程序,采用PELCO-D和PELCO-P自动识别协议,通信速率:1200/2400/4800/9600四种,镜头反持类型:直流和止进两种,通过P1.0选择,当前使用的CPU型号为STC12C5201系列-A camera lens remote control C program, using PELCO-D and PELCO-P automatic recognition agreement, the len
<张宏> 在 2025-02-12 上传 | 大小:3kb | 下载:0

[VHDL编程GrayCnt

说明:格雷码计数器 VerilogHDL语言编写-Gray-code counter using VerilogHDL language
<zy> 在 2025-02-12 上传 | 大小:8kb | 下载:0

[VHDL编程i2c

说明:模拟I2c的源程序,可以用51来控制传输数据-Analog I2c the source can be used to control the transmission of data 51
<王宏> 在 2025-02-12 上传 | 大小:1kb | 下载:0

[VHDL编程carryriple

说明:carry riple with model sim
<mohammad> 在 2025-02-12 上传 | 大小:24kb | 下载:0

[VHDL编程VHDL_digital_lock_design

说明:VHDL课程的源代码数字密码锁的设计与实现的实验报告,内附源代码-VHDL source code for the course digital code lock design and implementation of the experimental report, included the source code
<CXJ> 在 2025-02-12 上传 | 大小:4kb | 下载:0

[VHDL编程ROM_based_sine_wave_generator_VHDL_design

说明:VHDL基于ROM的正弦波发生器的设计的实验报告,内附源代码-ROM-based sine wave generator VHDL design of experiment reports, included the source code
<CXJ> 在 2025-02-12 上传 | 大小:4kb | 下载:0

[VHDL编程VHDL_design_of_sequence_detector

说明:VHDL中序列检测器的设计的实验报告,包括源代码-VHDL in the design of sequence detector test reports, including the source code
<CXJ> 在 2025-02-12 上传 | 大小:5kb | 下载:0

[VHDL编程7-segment_digital_tube_decoder_design

说明:VHDL中7段数码管译码器设计与实现的实验报告,包括源代码-VHDL in the 7-segment digital tube decoder design and implementation of the experimental report, including the source code
<CXJ> 在 2025-02-12 上传 | 大小:4kb | 下载:0
« 1 2 ... .17 .18 .19 .20 .21 1122.23 .24 .25 .26 .27 ... 4311 »

源码中国 www.ymcn.org