资源列表
[VHDL编程] FSK_MOD_my
说明:verilog语言设计的用于fsk调制的源码-verilog language design for fsk modulation source<咕嘟大树> 在 2025-02-12 上传 | 大小:222kb | 下载:0
[VHDL编程] Verilog_for_BCH
说明:使用verilog语言实现BCH编码,用于通信信道编码-Using verilog language implementation BCH coding, channel coding for communication<咕嘟大树> 在 2025-02-12 上传 | 大小:9.03mb | 下载:0
[VHDL编程] camera_len_con
说明:一个摄像机镜头远程控制C程序,采用PELCO-D和PELCO-P自动识别协议,通信速率:1200/2400/4800/9600四种,镜头反持类型:直流和止进两种,通过P1.0选择,当前使用的CPU型号为STC12C5201系列-A camera lens remote control C program, using PELCO-D and PELCO-P automatic recognition agreement, the len<张宏> 在 2025-02-12 上传 | 大小:3kb | 下载:0
[VHDL编程] VHDL_digital_lock_design
说明:VHDL课程的源代码数字密码锁的设计与实现的实验报告,内附源代码-VHDL source code for the course digital code lock design and implementation of the experimental report, included the source code<CXJ> 在 2025-02-12 上传 | 大小:4kb | 下载:0
[VHDL编程] ROM_based_sine_wave_generator_VHDL_design
说明:VHDL基于ROM的正弦波发生器的设计的实验报告,内附源代码-ROM-based sine wave generator VHDL design of experiment reports, included the source code<CXJ> 在 2025-02-12 上传 | 大小:4kb | 下载:0
[VHDL编程] VHDL_design_of_sequence_detector
说明:VHDL中序列检测器的设计的实验报告,包括源代码-VHDL in the design of sequence detector test reports, including the source code<CXJ> 在 2025-02-12 上传 | 大小:5kb | 下载:0
[VHDL编程] 7-segment_digital_tube_decoder_design
说明:VHDL中7段数码管译码器设计与实现的实验报告,包括源代码-VHDL in the 7-segment digital tube decoder design and implementation of the experimental report, including the source code<CXJ> 在 2025-02-12 上传 | 大小:4kb | 下载:0