[单片机(51,AVR,MSP430等)] 平衡小车

说明：此文件为 平衡小车的原理图+源码！介绍清晰，方便可用。推荐下载(This file is the principle diagram of balanced car + source code!The introduction is clear and easy to use.Recommended download)
<fateszs> 在 2025-04-30 上传 | 大小：420kb | 下载：0

[VHDL编程] FP_adder

说明：32 bit floating point adder with testbench
<liki20> 在 2025-04-30 上传 | 大小：11kb | 下载：0

[VHDL编程] FP_divider

说明：floating point divider for 32 bit with test bench
<liki20> 在 2025-04-30 上传 | 大小：11kb | 下载：0

[VHDL编程] FP_multiplier

说明：Multiplier for 32 bit with test bench using verilog HDL
<liki20> 在 2025-04-30 上传 | 大小：11kb | 下载：0

[VHDL编程] PWN

说明：Pulse Width modulation using Verilog HDL
<liki20> 在 2025-04-30 上传 | 大小：6kb | 下载：0

[VHDL编程] ADC_SA_8bit

说明：the successive approximation part of the circuit. trial_root is loaded with value 8'b1000_0000 on the rising egde that makes count = 3'b000.
<liki20> 在 2025-04-30 上传 | 大小：7kb | 下载：0

[VHDL编程] 4bit_mealy

说明：Mealy machine is a state machine whose output is determined by the current state and the current inputs.
<liki20> 在 2025-04-30 上传 | 大小：6kb | 下载：0

[VHDL编程] 4bit_moore

说明：Moore machine is state machine whose output is a function of only the current state.
<liki20> 在 2025-04-30 上传 | 大小：6kb | 下载：0

[VHDL编程] HDL_equation

说明：Verilog Program to implement the function f=x+yz and Testbench for all the possible inputs using For Loop
<liki20> 在 2025-04-30 上传 | 大小：5kb | 下载：0

[VHDL编程] 16_COMLEX ADDER

说明：Complex Numbers are denoted in the form a+ib where a is the real part and b is the imaginary part
<liki20> 在 2025-04-30 上传 | 大小：5kb | 下载：0

[嵌入式/单片机编程] miaobiao

说明：编写一个python程序实现秒表跟时钟的功能(Write a python program to implement the stopwatch and clock function)
<ArsNova> 在 2025-04-30 上传 | 大小：1kb | 下载：0

[VHDL编程] 4位全加器 计数器等程序

说明：EDA仿真工具使用的，进行EDA开发的多个程序； 包括：4位全加器，12分频，128分频，篮球计数秒表（部分），计数器； 可以搭配EDA仿真软件使用，也可以搭配开发板使用；(EDA simulation tools used for EDA development of multiple programs; Including: 4 bit full adder, 12 frequency division, 128 freq
<李云龙777> 在 2025-04-30 上传 | 大小：1kb | 下载：0