资源列表

« 1 2 ... .07 .08 .09 .10 .11 32012.13 .14 .15 .16 .17 ... 33935 »

[VHDL编程u-uart

说明:一个可综合的串并转换接口verilog源代码-a comprehensive series of conversion and interface Verilog source code
<李文文> 在 2025-02-13 上传 | 大小:5kb | 下载:0

[单片机(51,AVR,MSP430等)EasyZimo

说明:51 mcu display programme-51 mcu display program
<诺亚> 在 2025-02-13 上传 | 大小:278kb | 下载:0

[VHDL编程CORDIC01

说明:CORDIC算法的硬件实现 用的verilog语言-CORDIC algorithm Hardware Implementation of the Verilog language
<李文文> 在 2025-02-13 上传 | 大小:216kb | 下载:0

[VHDL编程ethernet[1].tar

说明:一个以太网卡的硬件描述,可以参考进行设计网卡芯片。-an Ethernet card hardware descr iption, reference card chip design.
<李文文> 在 2025-02-13 上传 | 大小:141kb | 下载:0

[单片机(51,AVR,MSP430等)chuankouUSEzlg7290

说明:需要加入ZLG7290库。可以在ZLG网站下载! 在KEIL中调试通过!-the need for Wire. ZLG can download! Tuning in KEIL through!
<Jacky> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)wanlianli

说明:万年历程序,用8563和ZLG7290及51单片机做的,库函数可以去ZLG下载-hefty almanac procedures, and using 8563 Wire and 51 SCM do, library functions can be downloaded to ZLG
<Jacky> 在 2025-02-13 上传 | 大小:2kb | 下载:0

[VxWorksVxWork_init

说明:VxWork介绍及编程,对初学者很有帮助!-RTOS presentation and programming, useful for beginners!
<李东> 在 2025-02-13 上传 | 大小:14kb | 下载:0

[嵌入式/单片机编程2410ADSprog

说明:优龙S3C2410平台的用ADS1.2进行编译的程序,可以很方便的进行修改移植到其他平台进行实验,这里有2410片内AD程序,汇编程序点亮led,汇编和C混合编程点亮led,GPS,和GPRS程序,够酷了吧!-excellent platform for the Long S3C2410 ADS1.2 compiled using the procedure, it is very convenient for changes to o
<LiYi> 在 2025-02-13 上传 | 大小:703kb | 下载:0

[uCOS开发MicroCOS_II

说明:MicroCOS_II光盘,其中带有用移植代码和详细的移植说明。代码均以警策是通过。-MicroCOS_II discs, which use with transplant code and detailed note transplantation. Both Paradox code is adopted.
<李浩> 在 2025-02-13 上传 | 大小:2.96mb | 下载:0

[DSP编程fec

说明:蓝牙模块的2/3FEC接口函数,在CCS环境下编译通过。-2/3FEC Bluetooth module interface function, the CCS environment compile.
<周金喜> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程Cpu_model

说明:Verilog HDL编写的CPU模型,很经典,比较通用-Verilog HDL prepared by the CPU model, classic, more generic
<wyl> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程bfm

说明:Verilog HDL编写的总线功能模型,十分有用,需要的下载-Verilog HDL prepared by the bus functional model is useful, it needs to download
<wyl> 在 2025-02-13 上传 | 大小:2kb | 下载:0
« 1 2 ... .07 .08 .09 .10 .11 32012.13 .14 .15 .16 .17 ... 33935 »

源码中国 www.ymcn.org