[Windows CE] Au1200_MediaBSP_v1.51

说明：RMIau1200在WINCE平台下的MediaBSP程序-RMIau1200 in WINCE platform MediaBSP under the procedures
<杨亦宁> 在 2025-02-21 上传 | 大小：2.98mb | 下载：0

[Windows CE] Media_Processor_Windows_CE6.0_v2.0_Notes

说明：RMI au1200在WINCE6.0下的开发手册-RMI au1200 in the development of the manual under WINCE6.0
<杨亦宁> 在 2025-02-21 上传 | 大小：82kb | 下载：0

[VHDL编程] i2c_slave-0.4_VHDL

说明：I2C slave可以作動，請使用 如果有問題請再讓我知道,Thank you -I2C slave can be used for moving, use if there are problems please let me know, Thank you
<mika> 在 2025-02-21 上传 | 大小：829kb | 下载：0

[DSP编程] 117143187aaaaa

说明：嵌入式系统中FFT算法研究,看看对要使用VC++进行数字信号处理的朋友还是很实用的-FFT algorithm for embedded systems research, to be used to see on VC++ For digital signal processing of a friend or a very practical
<陈刚毅> 在 2025-02-21 上传 | 大小：769kb | 下载：0

[DSP编程] 75448142SignalAesignandImplementation

说明： 数字处理研究的算法实现,看看对要使用VC++进行数字信号处理的朋友还是很实用的-Digital processing algorithm research to see if want to use VC++ For digital signal processing of a friend or a very practical
<陈刚毅> 在 2025-02-21 上传 | 大小：2.28mb | 下载：0

[DSP编程] 15883865Wojjj

说明：FFT算法研究,看看对要使用VC++进行数字信号处理的朋友还是很实用的-FFT algorithm to see if want to use VC++ For digital signal processing of a friend or a very practical
<陈刚毅> 在 2025-02-21 上传 | 大小：8kb | 下载：0

[DSP编程] 107215806FftMethod

说明：嵌入式系统中FFT算法研究,看看对要使用VC++进行数字信号处理的朋友还是很实用的-FFT algorithm for embedded systems research, to be used to see on VC++ For digital signal processing of a friend or a very practical
<陈刚毅> 在 2025-02-21 上传 | 大小：9kb | 下载：0

[单片机(51,AVR,MSP430等)] s3f9454.c

说明：s3f5454应用例程,-s3f5454 application routines,
<李生> 在 2025-02-21 上传 | 大小：2kb | 下载：1

[单片机(51,AVR,MSP430等)] main

说明：基于 mega16的 8X12点阵 电瓶车尾灯 显示程序-Based on the mega16 battery taillights 8x12 matrix display program
<sonic> 在 2025-02-21 上传 | 大小：2.63mb | 下载：1

[VHDL编程] add_tree_mult

说明：8位加法树乘法器,实现两个8位二进制数相乘，采用verilog hdl-8-bit adder tree multiplier, the achievement of the two 8-bit binary number multiplied, using verilog hdl
<江浩> 在 2025-02-21 上传 | 大小：1kb | 下载：0

[VHDL编程] mult_piped_8x8

说明：8位乘8位的流水线乘法器，采用Verilog hdl编写-8 x 8-bit pipelined multiplier, used to prepare Verilog hdl
<江浩> 在 2025-02-21 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：先入先出缓冲存储器，采用verilog hdl-FIFO buffer memory, using verilog hdl
<江浩> 在 2025-02-21 上传 | 大小：2kb | 下载：0