资源列表

« 1 2 ... .96 .97 .98 .99 .00 27001.02 .03 .04 .05 .06 ... 33935 »

[微处理器(ARM/PowerPC等)nRF24L01

说明:基于ARM7的nRF24L01驱动程序,采用查询方法进行收发检测。-ARM7-based nRF24L01 driver, using inquiry methods Detect transceivers.
<XZY> 在 2024-11-12 上传 | 大小:71kb | 下载:0

[嵌入式Linuxbackup_0811211431.tar

说明:This the source code of Camera driver for OV2640 camera from OmniVision using in Blackfin platform running uClinux OS-This is the source code of Camera driver for OV2640 camera from OmniVision using in Blackfin platform
<Cuong Tran> 在 2024-11-12 上传 | 大小:30kb | 下载:1

[嵌入式/单片机编程the_tolls_of_C_program_of_embededsystem

说明:
<andy> 在 2024-11-12 上传 | 大小:1.51mb | 下载:0

[其他嵌入式/单片机内容wilson

说明:This the famous CD-ROM interfacing using 8051. It also contains schematic.-This is the famous CD-ROM interfacing using 8051. It also contains schematic.
<ltrko9kd> 在 2024-11-12 上传 | 大小:723kb | 下载:0

[嵌入式Linuxsamples.tar

说明:A sample source code to blink led for ATMEL AT91sam9260-EK board(ARM9).
<soumya> 在 2024-11-12 上传 | 大小:54kb | 下载:0

[单片机(51,AVR,MSP430等)VCPLCsourcecode

说明:VC++ 写的PLC上位机编程软件。非常有用!-VC++ PLC HMI source code
<tim> 在 2024-11-12 上传 | 大小:5.53mb | 下载:3

[VHDL编程add(FLP)

说明:一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加-A 32-bit floating-point adder can be both within the IEEE 754 format to add value
<TTJ> 在 2024-11-12 上传 | 大小:10kb | 下载:0

[VHDL编程mul(FLP)

说明:一个32位元的浮点数乘法器,可将两IEEE 754格式的值进行相乘-A 32-bit floating-point multipliers, can be two format IEEE 754 values multiplied
<TTJ> 在 2024-11-12 上传 | 大小:2kb | 下载:0

[嵌入式LinuxCAN_ldd

说明:An introduction to CAN (Controll Area Network) by Peter Bagschik and linux device driver code for CAN.
<soumya> 在 2024-11-12 上传 | 大小:838kb | 下载:0

[VHDL编程div(FLP)

说明:是Nios II處理器下客製化指令的一個32位元浮點數除法器,可將兩IEEE 754格式的值進行相除-Nios II processors are customized instruction under a 32-bit floating-point divider can be two format IEEE 754 value division
<TTJ> 在 2024-11-12 上传 | 大小:18kb | 下载:0

[VHDL编程pwm_avalon_interface

说明:这是一个完整的pwm ip 核,可在sopc中实例化该核,下载即可用,绝对好使。-This is a complete nuclear pwm ip can be instantiated in SOPC in the nuclear, you can download, and absolutely so.
<lizhiqiang> 在 2024-11-12 上传 | 大小:18kb | 下载:0

[嵌入式/单片机编程clock

说明:用verilog实现的数字跑表,下载到FPGA开发板上验证通过。下载后从新分配引脚即可用。-Verilog implementation using digital stopwatch, download to FPGA development board to verify the adoption. After the download you can use the new distribution of pins.
<lizhiqiang> 在 2024-11-12 上传 | 大小:481kb | 下载:1
« 1 2 ... .96 .97 .98 .99 .00 27001.02 .03 .04 .05 .06 ... 33935 »

源码中国 www.ymcn.org