[单片机(51,AVR,MSP430等)] msp430_Day_4_Key_Demo_ver0-09

说明：msp430的安装程序,有注册方式，给正在研究的兄弟们带个方便.-Setup of msp430, a registration method under study to take a convenient brothers.
<熊達達> 在 2024-09-27 上传 | 大小：4096 | 下载：0

[单片机(51,AVR,MSP430等)] WebTools

说明：用于定时执行存储过程的程序，并可以配置多个定时器。-Stored procedure for the regular implementation of the procedures and multiple timers can be configured.
<satchmo> 在 2024-09-27 上传 | 大小：10240 | 下载：0

[VHDL编程] A_bit_serial_data_transmitter

说明：比特序列传送模块 把输入的八位比特数据 做循环后每个比特输出 详细请看英文描述-• To create Verilog-HDL modules written in the RTL style appropriate for both simulation and synthesis, for the various component parts of an Asynchronous Serial Data Trans
<吴德昊> 在 2024-09-27 上传 | 大小：2048 | 下载：0

[单片机(51,AVR,MSP430等)] MSP430_0832

说明：ti公司msp430单片机驱动ad0832芯片-ti company msp430 chip single-chip driver ad0832
<dolphin> 在 2024-09-27 上传 | 大小：15360 | 下载：0

[单片机(51,AVR,MSP430等)] msp430_AD

说明：ti公司msp430单片机自带的ad转换程序-ti own single-chip companies msp430 conversion process of the ad
<dolphin> 在 2024-09-27 上传 | 大小：47104 | 下载：0

[单片机(51,AVR,MSP430等)] MSP430_key

说明：ti公司单片机通过中断检查按键在段式液晶显示-Single-chip companies through the interruption of ti check button in the LCD Segment
<dolphin> 在 2024-09-27 上传 | 大小：29696 | 下载：0

[单片机(51,AVR,MSP430等)] MSP430_uart

说明：ti公司msp430单片机串口通信程序，max232芯片-ti co msp430 single-chip serial communication procedures, max232 chip
<dolphin> 在 2024-09-27 上传 | 大小：16384 | 下载：0

[VHDL编程] CPLD_Implementation_of_a_Lucky_Dip_Machine

说明：摸奖桶程序设计 也就是乐透彩票模拟程序 程序为verilogHDL描述 详细请看英文描述-Digital Electronic Design Automation Workshop on Rapid Prototyping using a CPLD Lucky Dip Machine using the Digilent X-Board
<吴德昊> 在 2024-09-27 上传 | 大小：4096 | 下载：0

[嵌入式/单片机编程] Firmware_ISP

说明：firmware for easy downloader V2.2
<cugax> 在 2024-09-27 上传 | 大小：1024 | 下载：0

[VHDL编程] Heilbronn_Visit_Design

说明：海尔布伦 访问状态机 设计 用FSM方式 verilog HDL 语言描述-Heilbronn Visit Design Digital Combination Lock
<吴德昊> 在 2024-09-27 上传 | 大小：4096 | 下载：0

[VHDL编程] Pulse_Width_Modulator_Project

说明：脉冲宽度调试机器程序设计 具体请看英文描述-Pulse-width modulation (PWM) of a signal or power source involves the modulation of its duty cycle, to either convey information over a communications channel or control the amount of power sent t
<吴德昊> 在 2024-09-27 上传 | 大小：294912 | 下载：0

[VHDL编程] TRL_Design_of_a_asynchronous_bit_serial_data_trans

说明：RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据，执行操作后异步每比特输出。-• To create Verilog-HDL module written in the RTL style appropriate for both simulation and synthesis, for an Asynchronous Serial Data Transmitter. •
<吴德昊> 在 2024-09-27 上传 | 大小：2048 | 下载：0