资源列表
[VHDL编程] CSD Multiplier_Verilog
说明:CSD Multiplier Verilog<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:1.41kb | 下载:0
[VHDL编程] Low Power Multiplier Verilog
说明:Low Power Multiplier Verilog<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:2.43kb | 下载:0
[VHDL编程] VHDL codes for Combinational Designs
说明:VHDL codes for Combinational Designs<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:3.7kb | 下载:0
[VHDL编程] VHDL codes for Sequential Designs
说明:VHDL codes for Sequential Designs<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:4.05kb | 下载:0
[VHDL编程] Image Steganography_VHDL
说明:Complete VHDL codes for Image Steganography project<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:8.66kb | 下载:0
[VHDL编程] NoC Verilog Codes
说明:Network on Chip design using XY routing algorithm with FPGA implementation (Verilog)<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:7.59kb | 下载:0
[VHDL编程] Parallel Prefix Adders Using VHDL
说明:Parallel Prefix Adders Using VHDL 32-BIT RCA 32-BIT KOGGE STONE ADDER 32-BIT CSA 32-BIT SPANNING TREE ADDER<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:10.73kb | 下载:0
[VHDL编程] 32-bit Carry lookahead adder
说明:32-bit Carry lookahead adder generic verilog<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:954byte | 下载:0
[VHDL编程] 32-bit new csa adder verilog code
说明:32-bit new carry select adder verilog code<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:1.21kb | 下载:0
[VHDL编程] 32-bit carry select adder verilog code
说明:32-bit conventional carry select adder verilog code<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:745byte | 下载:1
[微处理器(ARM/PowerPC等)] 车窗升降器资料
说明:1.控制器出厂时处于初使化模式,仅具备手动升降及自动下降功能,需经学习才具备自动上升、防夹、软停等功能; 2.控制器学习成功后遇到以下任一情型时会自动进入初始化模式 ——车窗学习内容丢失 ——车窗位置信号错误或控制器内部故障 ——车窗自动上升未达到顶部大于8次 ——车窗自动下降未达到底部大于8次 ——防夹功能抑制(此模式下可自动恢复) ——控制器掉电(车窗运行时大于24ms/工作模式下大于15s/睡眠模式下大于600s)<noshape> 在 2022-02-27 上传 | 大小:1.34mb | 下载:2
[其他嵌入式/单片机内容] 2 channel relay controller
说明:2 channel relay controller<getoge5656> 在 2022-03-08 上传 | 大小:23.89kb | 下载:0