[单片机(51,AVR,MSP430等)] vc-bujindianji

说明：将c代码加载到单片机上，控制步进电机的转动-C code will be loaded into the microcontroller, stepper motor control rotation
<莫新存> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] KEYPAD

说明：4x4 keyboard by interrupt on AVR atmega32+debounce routine.
<bnahayat> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fangbo--quartus

说明：VHDL语言编写的FPGA产生方波的程序，可供参考-VHDL program language to write the FPGA to produce square wave, for reference
<Smith Jick> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[DSP编程] clark_dsp28335

说明：通过DSP28335实现clark变换.-Clark was achieved by DSP28335 transformation.
<布衣侠客> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[DSP编程] park_dsp28335

说明：通过TMS320F28335实现park功能-By TMS320F28335 park function
<布衣侠客> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] seq_detector

说明：3比特的任意二值序列检测器(例如101、110、001等)。从任意序列中检测出三比特的序列。包含VHDL源码以及testbench测试源码程序。-The 3-bit binary sequence of any detector (e.g., 101,110,001, etc.). A three-bit sequence is detected from an arbitrary sequence. Includes VHDL sou
<10086> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] adder16.v

说明：这是自己写的16bit ripple 形式的加法器的代码，用verilog写的，如果有用，fell free to download-This is to write 16bit ripple adder form of code, verilog written, if useful, fell free to download
<liuyang> 在 2025-02-24 上传 | 大小：1kb | 下载：1

[VHDL编程] addercs16.v

说明：这是自己写的 16 bits carry select adder 的verilog的代码，如果有用fell free to download-It is 16 bits verilog write their own code to carry select adder, if a useful fell free to download
<liuyang> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] multiplier.v

说明：依旧是自己写的一个8*8的乘法器的verilog代码，所以请大家下载，-Verilog still write their own code of an 8* 8 multiplier, so please download, thank you
<liuyang> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladder.v

说明：自己写的full adder的verilog代码，请大家下载。如果有问题请评论给我-Write your own full adder verilog code, please download. If you have questions, please give me a comment
<liuyang> 在 2025-02-24 上传 | 大小：1kb | 下载：1

[VHDL编程] code

说明：五人表决器,设计一个五人表决器，掌握异步清零以及锁存器的工作机制-Five people voting, voting machine design a five master asynchronous clear and latch mechanism
<张双图> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：设计一个同步二十四进制计数器，理解触发器同步计数工作机制，掌握同步触 发控制的VHDL描述方法以及异步清零的描述方法。 -Design a synchronous binary counter twenty-four understanding count the trigger synchronization mechanism, master synchronous trigger VHDL descr iption meth
<张双图> 在 2025-02-24 上传 | 大小：1kb | 下载：0