[单片机(51,AVR,MSP430等)] SPIMDK

说明：SPI源代码编写，基于MDK软件开发环境，stm32103f系列单片机-SPI source code is written, MDK-based software development environment, stm32103f Series MCU
<sunfeng> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] Text4

说明：时钟程序 定时器中断定时，很准，很准 keil2编译环境-time.c intterupt keil2
<法克尤> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 1602show-son-of-a-bitch

说明：这是基于51单片机开发的小玩意~使1602液晶显示屏显示变动的文字-this program bace on the c51 and it can make LM160L show rolling "son of a bitch
<WLC> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 51serial-communication

说明：51单片机串口通信配置模板 定时器方式2: 8位自动重装 波特率 96-51 single-chip serial communication configuration template Timer Mode 2: 8-bit auto reload Baud 9600
<liuyang> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 51The-time-interrupt

说明：Trick 须要放在中断函数中，不然会出现线程不同步的现象。 -Trick must be put into the interrupt function, otherwise there will be no thread synchronization.
<liuyang> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 51Simulation-IC-after-the-bus

说明：最近用到测量光线的模块BH1750FVI时需要用到IIC总线操作, 用51的IO口, 模拟出了总线时序, 并能正确操纵需要用IIC总线访问地一系列模块. 给出一个范例程序, 它能在我的51单片机机系统上工作得很好. -Recently used to measure light module BH1750FVI when needed IIC bus operation, with 51 IO ports, analog out of
<liuyang> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] RS422_receive

说明：该代码为串口接收数据源程序，可以帮助理解FPGA接收串口数据原理-UART RS422 receive
<tianye> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] timer

说明：AVR单片机的定时器模块驱动程序 包括定时器0和定时器1的使用 M16单片机 使用ICCAVR编写-AVR MCU timer module drivers include Timer 0 and Timer 1 ICCAVR prepared using microcontroller using M16
<陈成> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] main

说明：用c语言实现msp430的内置ADC12采样，根据不同的采样值点亮不同的二级管-ADC12 sample
<feng> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] adcuart

说明：PIC单片机 实现AD转换并通过UART模块上传-PIC MCU AD converted and uploaded via UART module
<jason> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] pwm

说明：根据范例程序修改的pwm程序，亮点是AD程序写的很明了。-According to the modified sample program pwm program, the highlight is the AD process was very straightforward.
<张旭江> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] 24

说明：基于6M晶振FPGA的篮球24秒计时器verilog HDL代码，附testbench-Verilog HDL code for FPGA-based 6M crystal basketball 24 seconds timer, with testbench
<单俍> 在 2025-01-26 上传 | 大小：1kb | 下载：0