[VHDL编程] disp

说明：数码管扫描程序，只需送入32BIT的数据，该模块即可控制八位数码管得到相应的显示。-Digital scanner, simply fed 32BIT data, the module can control eight corresponding digital display.
<刘洋> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] INS_Reg_Dec---Copy

说明：Instruction REgister
<Rahul> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[微处理器(ARM/PowerPC等)] C8051F060-control-42-motor

说明：适用C8051F060 驱动步进电机驱动器（如DM442），从而控制42电机。-Code for c8051F060 control step motor
<李艳雄> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] NAU7802_drv

说明：NAU7802 ADC Driver Initialize, read conversion results polling
<Kiran> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] shuMaGuan

说明：51单片机数码管显示，段码，位码的传送-51 single digital display
<裴中生> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] cfq8

说明：基于Quartus仿真软件verilog语言的八位二进制乘法器，用于八位二进制乘法运算。-Based on Quartus simulation software of eight binary multiplier, verilog language used in eight binary multiplication.
<刘杨> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[DSP编程] huiduzhifang

说明：按照C语言程序实现对128x128像素点、256灰度等级灰度图像的灰度直方图显示-In accordance with the C language program to 128x128 pixels, 256 gray scale histogram display grayscale images
<刘伟才> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[微处理器(ARM/PowerPC等)] TEA5767

说明：收音机模块TEA5767的C51控制程序-TEA5767 programe control
<aythq> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] DS18B20

说明：DS18B20的头文件和c文件，能准确测量温度并返回int型数据温度。-DS18B20 header files and c files, can accurately measure the temperature and the temperature returns an int data type.
<陈浩权> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 12864

说明：天祥电子C51-12864LCD示例代码，有需要的朋友可以下载学习。-The use of c51 LCD display C example code implementation
<yuanhang> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[VHDL编程] PCM30-Verilog-source-code

说明：使用Verilog设计PCM30基群帧同步电路 电路功能说明： 1．输入码流DATA，速率为2.04Mb/S；每帧256bit，其中前8bit为帧同步码；偶数帧的帧同步码为10011011，奇数帧的帧同步码为110XXXXX（X为任意值）。 2．系统初始状态为失步态，失步信号FLOSS输出低电平，电路在输入码流里逐比特搜寻同步码，当搜寻到第一个偶帧同步码后，电路转为逐帧搜寻，当连续三帧均正确地搜寻到同步码后，系统状态转为同
<Simon> 在 2024-11-17 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] CLOCK_GENERATOR

说明：一个verilog时钟发生器源代码，能够满足最小时间间隔0.1ns的时钟计时要求。-A clock generator verilog source code, to meet the minimum time interval of 0.1ns clock timing requirements.
<孙斌> 在 2024-11-17 上传 | 大小：1kb | 下载：0