[嵌入式/单片机编程] holidaytable

说明：保安轮休表，里面可以通过输入各个保安需要每一周那一天休息，然而安排出值班表-Security holiday table, which can enter the security needs of each day of rest per week, but arrangements for the shift table
<wei> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] ds18b20

说明：18b20底层源程序，应用AVR16单片机进行驱动-18b20 temperature source for the underlying driver
<隋俊杰> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] gezhongfangshifangbo

说明：百分之30中断产生方波，应用AT89S51单片机进行汇编编程-30percents of the interrupt generated square wave, applied AT89S51 microcontroller assembly programming
<隋俊杰> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] shumaguanjichu

说明：超级基础的51单片机数码管程序，给新手看-Super 51 microcontroller based digital control procedures to novice look. . .
<高超> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC_TLC549

说明：TLC549的VHDL驱动源码 已测试通过的TLC549的驱动源码 有转换使能和转换完毕标志-TLC549 the VHDL source code has been test driving the driving source through the TLC549 has converted to energy and the conversion complete flag
<123> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] clkdiv

说明：占空比可调 分频系数 都可随意设定的分频器，语言为Verilog HDL-Duty cycle factor can be freely adjustable frequency divider set the language for the Verilog HDL
<123> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] smart

说明：周立功的SmartEDA中的串口源码，照着书本敲入电脑的-ZLG' s SmartEDA the serial source code, according typing computer books
<123> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] I2C

说明：采用51单片机模拟I2C串行总线通信的C语言头文件，在Protues下仿真通过-51 SCM simulation with I2C serial bus communication of the C language header files, in the next simulation by Protues
<zhuyinhui> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] adc

说明：adc code for acim control AVR micro
<echoy> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] dac

说明：dac for acim control AVR micro
<echoy> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] table_sin120

说明：Sine table 120 degree for pwm generation
<echoy> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] pll

说明：DPLL由 鉴相器、 模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. -DPLL by the phase detector, K addition and subtraction counter mode,
<鬼舞十七> 在 2025-02-24 上传 | 大小：1kb | 下载：0