资源列表

« 1 2 ... .37 .38 .39 .40 .41 26942.43 .44 .45 .46 .47 ... 33935 »

[VHDL编程microwave

说明:这是用VHDL语言编译的微波炉控制器的源程序,供大家参考。其中包括扫描显示、计数器等部分。-This is compiled with VHDL, microwave oven controller of the source, for your reference. These include scanning display, counters and other parts.
<> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[DSP编程csl_mmc

说明:DSP5509中,MMC卡需要用到的头文件,放在CCS3.3中使用-DSP5509 in, MMC cards need to use the header files used on the CCS3.3
<谢金鹏> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[Windows CEcomm

说明:6300i 开发板 wince comm测试程序-6300i wince comm test
<刘彬斌> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[微处理器(ARM/PowerPC等)FIR

说明:FIR滤波器设计, FIR滤波器设计-FIR滤波器设计
<wx> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[VHDL编程submodule

说明:verilog 双模块算术平均值计算模块,子模块在时钟上升沿技术,高层模块根据当前计数值计算算数平均-verilog double module arithmetic mean calculation module, sub-module in the clock rising edge technology, high-level module is calculated based on arithmetic average of
<che> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[VHDL编程statemaschine

说明:5状态状态机,1为计数器,2为锁存器,3为向上加一,4为向下减3,5为停止技术在输出为10的时候-5 state state machine, 1 counter, latch 2, 3 plus one up, 4 down to minus 3,5 to stop technology, when the output is 10
<che> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[VHDL编程counter

说明:不同频率的两个计数器,第一个计数器向上技术,第二个当第一个计满后向下计数-Two different frequency counter, a counter up the first technical, the second when the first after the expiration of a count down
<che> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[VHDL编程vergleiche

说明:32为比特数据比较器,讲高电平位不断右移,直到左边全为0,右边全为1-32-bit data for the comparator, high-bit been right about, until the whole left side is 0, the right of all to 1
<che> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[单片机(51,AVR,MSP430等)ad7656

说明:AD7656读写源代码,我觉得很好的资料-AD7656 source code to read and write, I feel very good information
<wangmian> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[VHDL编程cop2000

说明:模型机仿真的VHDL语言描述,在xilink9.1环境中实现。-VHDL simulation model of machine language to describe, in xilink9.1 environment implementation.
<李丽> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[VHDL编程AES256-XILINX10.1

说明:用XILINX公司提供的NetFPGA板卡并结合软件Xilinx10.1进行系统设计,采用硬件描述语言Verilog实现了 AES-256加密算法。-Provided by XILINX board combined with software Xilinx10.1 NetFPGA system design, using Verilog hardware descr iption language implementation of
<yuanying> 在 2024-11-11 上传 | 大小:5kb | 下载:0

[VHDL编程xilinx_ise_12

说明:最新xilinx_ISE-12.3 version License 扩展名.lic-xilinx_ISE-12.3 version License
<TBR> 在 2024-11-11 上传 | 大小:5kb | 下载:1
« 1 2 ... .37 .38 .39 .40 .41 26942.43 .44 .45 .46 .47 ... 33935 »

源码中国 www.ymcn.org