[VHDL编程] stp

说明：serial to parallel converter
<dodia> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] syn_fifo

说明：很好的同步FIFO设计代码，和大家分享一下，多多交流，不是我自己写的-Good synchronous FIFO design code, and share with you some more exchanges, not my own writing
<Eagle> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] RMS

说明：在uVision环境下用C语言编程计算有效值-In uVision C language programming environment with computing RMS
<黄> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] aFifo

说明：很好用的异步FIFO设计代码，和大家共享一下，这是我在一个美国的网站上找到的-Asynchronous FIFO design with good code, and share how this is an American site I found on
<Eagle> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] PowerFactor

说明：在uVision环境下用C编程计算功率因素-In uVision computing environment using C programming power factor
<黄> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] test

说明：Reads a single column from a file and adds the number
<gaurav> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] simpleLed.vhd

说明：LED BLINK TEST for FPGA
<Ammar> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] code

说明：Source code in c on a two wheel balancing robot which was made using a ATmega 16 microcontroller
<Aditya> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlcodes

说明：its VHDL coding for full adder and full substractor. 1.Structural model for Half Adder 2.Structural model for Full Adder 3.VHDL code for BEHAVIORAL model of Full Adder 4.VHDL CODE: full substractor (dataflow):
<mohankrrishna> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlcodes1

说明：vhdl programs for 4 bit ripple carry adder in structural and behavioural modelling
<mohankrrishna> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlcodes2

说明：VHDL coding for a 4 bit comparator in structural and behavioural modelling.
<mohankrrishna> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlcodes3

说明：VHDL coding for 2 to 4 decoder in dataflow modelling and for 4 bit parity checker in behavioural and for 3 bit parity generator in behavioural.
<mohankrrishna> 在 2025-02-27 上传 | 大小：1kb | 下载：0