[嵌入式/单片机编程] jlink5

说明：jlink5的原理图和firmvare ,有了它,就可以自己做JLINK了-jlink5 the schematic diagram and firmvare, With it, you can own a JLINK
<郭卫康> 在 2025-01-05 上传 | 大小：31kb | 下载：0

[嵌入式/单片机编程] gongjiaobaozhanxitong

说明：公交报站系统，包括全部代码和原理图。可以直接使用-Bus stop system, including all code and schematics. Direct access to
<shilei> 在 2025-01-05 上传 | 大小：395kb | 下载：0

[嵌入式/单片机编程] PLcr

说明：在现代城市仲,一般水源离用水场所都较远,将水送到较远或较高地方,管路仲是需要有一定水压的, 水压高才能将水输送到远处或较高的楼层生产水压的设备是水泵,水泵转动的越快,产生的水压越高. 传统的维持水压的方法是建造水塔,但是,建造水塔需要花费财力,水塔还会造成水的二次污染.因此 研制一套基于PLC技术与变频调速控制技术的城市供水系统,解决供水系统负荷压力不稳定和供水拖 动电机一直高速运行而造成的浪费电能等问题,且具有手动/自
<周明> 在 2025-01-05 上传 | 大小：246kb | 下载：0

[单片机(51,AVR,MSP430等)] avrRedAndWriteIcka

说明：avr单片机读写ic卡程序，经过测试可以使用，与大家分享-ic card reader avr Singlechip procedures tested can be used to share with you
<shilei> 在 2025-01-05 上传 | 大小：411kb | 下载：0

[VHDL编程] vhdl

说明：着个是一个8051的完整源代码，用VHDL书写。需要的可以看看，很有好处-8051 a month is a complete source code, written using VHDL. Needs can see, it is beneficial to
<myliu> 在 2025-01-05 上传 | 大小：95kb | 下载：0

[DSP编程] my_own_OSD

说明：自己编写的,采用DSP实现字符叠加的程序,基于合众达SEED-DEC643的扳子,CCS2.2环境,原来的例程是采用FPGA实现字符叠加的,改程序完全采用DSP进行叠加.-I have written using DSP realization of characters superimposed on the procedure, based on the union of the SEED-DEC643 Tatsu wrench,
<高浩然> 在 2025-01-05 上传 | 大小：338kb | 下载：0

[单片机(51,AVR,MSP430等)] DSP_K_D

说明：这是一个基于c51的倒计时的程序，望大家喜欢-This is a countdown based on the C51 procedure, hope you like
<方镇> 在 2025-01-05 上传 | 大小：1kb | 下载：0

[VHDL编程] led

说明：LED显示功能，使用VHDL语言编程，基于FPGA-LED display, the use of VHDL language programming, based on FPGA
<juanjuan> 在 2025-01-05 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] ARMclock

说明：ARM电子钟 可以显示图片 有闹铃 字体移动 可改变颜色 -ARM electronic bell alarm can show images have a mobile can change the font color
<玉日> 在 2025-01-05 上传 | 大小：114kb | 下载：0

[单片机(51,AVR,MSP430等)] motorcontrolsight

说明：单片机控制步进电机，用的芯片是attiny2313-Single-chip stepper motor control, using the chip is ATTINY2313
<赵云> 在 2025-01-05 上传 | 大小：2kb | 下载：0

[VHDL编程] RL_SHIFT

说明：带有同步预置的加载左右移位寄存器VHDL源代码-With synchronous preset load shift register about VHDL source code
<sunrier> 在 2025-01-05 上传 | 大小：147kb | 下载：0

[VHDL编程] 3_8_decoder

说明：利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位-Use CASE statement 3-8 decoder, three for data entry, three for the control side, namely S1, S2, S3, output data for eight
<sunrier> 在 2025-01-05 上传 | 大小：128kb | 下载：0