[Windows CE] Media_Processor_Windows_CE6.0_v2.0_Notes

说明：RMI au1200在WINCE6.0下的开发手册-RMI au1200 in the development of the manual under WINCE6.0
<杨亦宁> 在 2024-10-01 上传 | 大小：83968 | 下载：0

[VHDL编程] i2c_slave-0.4_VHDL

说明：I2C slave可以作動，請使用 如果有問題請再讓我知道,Thank you -I2C slave can be used for moving, use if there are problems please let me know, Thank you
<mika> 在 2024-10-01 上传 | 大小：848896 | 下载：0

[DSP编程] 117143187aaaaa

说明：嵌入式系统中FFT算法研究,看看对要使用VC++进行数字信号处理的朋友还是很实用的-FFT algorithm for embedded systems research, to be used to see on VC++ For digital signal processing of a friend or a very practical
<陈刚毅> 在 2024-10-01 上传 | 大小：787456 | 下载：0

[DSP编程] 75448142SignalAesignandImplementation

说明： 数字处理研究的算法实现,看看对要使用VC++进行数字信号处理的朋友还是很实用的-Digital processing algorithm research to see if want to use VC++ For digital signal processing of a friend or a very practical
<陈刚毅> 在 2024-10-01 上传 | 大小：2386944 | 下载：0

[DSP编程] 15883865Wojjj

说明：FFT算法研究,看看对要使用VC++进行数字信号处理的朋友还是很实用的-FFT algorithm to see if want to use VC++ For digital signal processing of a friend or a very practical
<陈刚毅> 在 2024-10-01 上传 | 大小：8192 | 下载：0

[DSP编程] 107215806FftMethod

说明：嵌入式系统中FFT算法研究,看看对要使用VC++进行数字信号处理的朋友还是很实用的-FFT algorithm for embedded systems research, to be used to see on VC++ For digital signal processing of a friend or a very practical
<陈刚毅> 在 2024-10-01 上传 | 大小：9216 | 下载：0

[VHDL编程] add_tree_mult

说明：8位加法树乘法器,实现两个8位二进制数相乘，采用verilog hdl-8-bit adder tree multiplier, the achievement of the two 8-bit binary number multiplied, using verilog hdl
<江浩> 在 2024-10-01 上传 | 大小：1024 | 下载：0

[VHDL编程] mult_piped_8x8

说明：8位乘8位的流水线乘法器，采用Verilog hdl编写-8 x 8-bit pipelined multiplier, used to prepare Verilog hdl
<江浩> 在 2024-10-01 上传 | 大小：1024 | 下载：0

[VHDL编程] fifo

说明：先入先出缓冲存储器，采用verilog hdl-FIFO buffer memory, using verilog hdl
<江浩> 在 2024-10-01 上传 | 大小：2048 | 下载：0

[单片机(51,AVR,MSP430等)] pilvfasheng

说明：有LCD菜单的 频率发生器制作资料-There are LCD menu frequency generator production of information
<sonic> 在 2024-10-01 上传 | 大小：377856 | 下载：0

[VHDL编程] dds

说明：直接频率合成器，采用verilog hdl-Direct frequency synthesizer using verilog hdl
<江浩> 在 2024-10-01 上传 | 大小：1024 | 下载：0

[VHDL编程] ADC_16bit

说明：模数变换器，采用verilog hdl编写-Analog-to-digital converters, used to prepare verilog hdl
<江浩> 在 2024-10-01 上传 | 大小：1024 | 下载：0