资源列表

« 1 2 ... .37 .38 .39 .40 .41 32642.43 .44 .45 .46 .47 ... 33935 »

[微处理器(ARM/PowerPC等)q

说明:模号,识别,1602.显示。机构,机械。-show to being obije computer sailing this compion seems that save more time and money,so people could to use them
<陈星> 在 2025-04-30 上传 | 大小:2kb | 下载:0

[嵌入式/单片机编程stc-microchip-short-message

说明:stc单片机与GSM模块组成的短信系统,用于发送短信-stc microcontroller and GSM module SMS system for sending SMS
<kevin> 在 2025-04-30 上传 | 大小:90kb | 下载:0

[VHDL编程KCPSM6_Release5_30Sept12(Virtex6)

说明:XIlinx Virtex-6 (Spartan6及7系列)的PicoBlaze的源代码(官网转载),与用于Virtex2、Spartan3的不一样!-Xilinx Virtex-6 (Spartan6-and 7 series), the PicoBlaze the source code (the official website reproduced) with for Virtex2, the Spartan3' s no
<wangnant> 在 2025-04-30 上传 | 大小:3.52mb | 下载:0

[VHDL编程zuihou

说明:数字时钟,有校正、闹钟、复位灯一些功能-Digital clock, correction, some of the features of the alarm clock, reset lamp! ! ! ! !
<ljd> 在 2025-04-30 上传 | 大小:601kb | 下载:0

[单片机(51,AVR,MSP430等)AVR-EEPROM

说明:AVR mege16 eeprom程序,项目功能部分-AVR mege16 eeprom program, project functional part
<范磊> 在 2025-04-30 上传 | 大小:21kb | 下载:0

[VHDL编程From-Arithmetic-to-Hardware-Logic

说明:夏宇闻著作:从算法设计到硬线逻辑的实现.DOC Verilog HDL的基本算法及实现-From Arithmetic to Hardware Logic. Verilog HDL
<zhangyc> 在 2025-04-30 上传 | 大小:816kb | 下载:0

[嵌入式LinuxBasicWiFi-Application

说明:wifi模块的无线射频传输系统源码,basic wifi application-wifi module wireless RF transmission system source code, basic wifi application
<范磊> 在 2025-04-30 上传 | 大小:11kb | 下载:0

[嵌入式/单片机编程CC3000HostDriver

说明: TI cc3000 spi 程序,部分项目文件-TI cc3000 spi program, part of the project file
<范磊> 在 2025-04-30 上传 | 大小:7kb | 下载:0

[微处理器(ARM/PowerPC等)EasyARM2100-CPU-PACK

说明:PCB for NXP ARM2100 CPU-ARM2100 CPU PCB PACK
<zhangyc> 在 2025-04-30 上传 | 大小:122kb | 下载:0

[嵌入式/单片机编程HyperTerminal-Driver

说明:TI hyperTerminal driver 驱动程序,部分项目文件-TI hyperTerminal driver driver, part of the project file
<范磊> 在 2025-04-30 上传 | 大小:7kb | 下载:0

[VHDL编程jiaozhi_1024

说明:用VHDL语言实现按字节交织,交织深度为4.每组256字节-Block interleaver
<杨超> 在 2025-04-30 上传 | 大小:17.04mb | 下载:0

[VHDL编程jiaozhi_64

说明:VHDL语言实现按字节块交织,实现每64字节进行一次交织。-The VHDL language byte block interleaving, once every 64 bytes intertwined.
<杨超> 在 2025-04-30 上传 | 大小:7.26mb | 下载:0
« 1 2 ... .37 .38 .39 .40 .41 32642.43 .44 .45 .46 .47 ... 33935 »

源码中国 www.ymcn.org