[VHDL编程] 6counter

说明：六进制计数器，输入必需是二进制数.用555定时器来产生1HZ的信号脉冲，作为CP的输入信号-Hex counter, enter the required binary number. 1HZ signal pulse 555 timer to generate the input signal as the CP
<黄玲> 在 2025-04-23 上传 | 大小：38kb | 下载：0

[微处理器(ARM/PowerPC等)] Beeper

说明：单片机蜂鸣器程序 单片机蜂鸣器程序 单片机蜂鸣器程序-MCU BEEPERMCU BEEPERMCU BEEPERMCU BEEPERMCU BEEPERMCU BEEPER
<刘星> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] decoding-circuit-of-the-digital-keys

说明：数字按键译码电路VHDL语言描述，按下第一个键表示输入0，按下第二个键表示输入1，以此类推-VHDL language descr iption of the decoding circuit of the digital keys, press the first key input 0, press the second key input 1, and so on
<黄玲> 在 2025-04-23 上传 | 大小：4kb | 下载：0

[VHDL编程] Verilog_divid

说明：vhdl语言描述传统除法器，传统乘法器的改进，从原理到实现的传统除法器-vhdl language to describe the traditional divider, the improvement of traditional multiplier principle to achieve the traditional divider
<黄玲> 在 2025-04-23 上传 | 大小：1.05mb | 下载：0

[单片机(51,AVR,MSP430等)] C8051F33XSMbus

说明：基于C8051F33X的smbus和IIC程序，写的比较经典，值得借鉴。-The smbus and IIC program in C8051F33X, written more classic worth learning.
<houxiaoqing> 在 2025-04-23 上传 | 大小：45kb | 下载：0

[其他嵌入式/单片机内容] LM016L

说明：51单片机C编程(LM016L液晶显示).-C of LM016L
<zhang> 在 2025-04-23 上传 | 大小：12kb | 下载：0

[VHDL编程] division-by-convergence

说明：a code for goldschmidt divider-a code for goldschmidt divider....
<kavi> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] test_goldschmidt.vhd

说明：code to test a goldschmidt divider-code to test a goldschmidt divider
<kavi> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] simple-divider

说明：simple divider vhdl code
<kavi> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] HOTEK-ad

说明：能实现对电流以及电压的采集，用数码管显示其采集的值-The collection of current and voltage, can be realized with digital display the value of the acquisition
<汪鹏> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] 15-PWM

说明：用51单片机，pwm，脉宽调制输出的电流大小的不同实现对电机的控制-With different implementations of the current size of 51 MCU pwm, pulse width modulation output for motor control
<汪鹏> 在 2025-04-23 上传 | 大小：8kb | 下载：0

[VHDL编程] VHDL-divider-design

说明：VHDL分频器设计，本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设计，包括偶数分频、非50 占空比和50 占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。-VHDL divider design, this article describes use cases, including even divide, non-50 duty cycle and 50 duty cycle odd
<黄玲> 在 2025-04-23 上传 | 大小：313kb | 下载：0