[VHDL编程] sp601_sayac_sysgen_OK

说明：This a counter project for simulink using system generator blocks. There is LED output. I implemented it on spartan sp601 development board and it works.
<onur> 在 2025-01-19 上传 | 大小：340kb | 下载：0

[VHDL编程] 10-sequence-detector

说明：本系统采用实验箱的48MHz时钟作为输入时钟，将其分频得到计数器计数频率和序列检测器检测序列频率-The system uses a 48MHz clock experimental box as the input clock, to get the counter frequency divider and serial sequence frequency detector
<陈颖> 在 2025-01-19 上传 | 大小：41kb | 下载：0

[其他嵌入式/单片机内容] 8051-CODE

说明：finger print sensor interfacing with 8051
<simbu> 在 2025-01-19 上传 | 大小：97kb | 下载：0

[其他嵌入式/单片机内容] light

说明：小灯闪烁，会根据不同的频率进行闪烁，有起到观察小灯频率的作用-light wives
<许亮> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] PWM_4ch

说明：基于瑞萨的单片机源程序，本例程实现的是4路PWM输出-Renesas MCU based on source code, implementation of the routine is a 4 PWM output
<杨光> 在 2025-01-19 上传 | 大小：84kb | 下载：0

[VHDL编程] r22sdf_bf1

说明：Verilog Implementation of Butterfly 1 of R22SDF algorithm
<Jinu> 在 2025-01-19 上传 | 大小：4kb | 下载：0

[VHDL编程] CM

说明：Verilog Implementation of Complex Mutliplier
<Jinu> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] CM_WADDR

说明：Complex multiplier with twiddle factor
<Jinu> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] WDDRGEN

说明：Address generation for twiddle factors
<Jinu> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] WROM

说明：Twiddle factors in ROM
<Jinu> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] cesu

说明：超声波测距模块，采用ATMEGA48单片机，测量距离并且动态刷新数码管，显示距离-Ultrasonic ranging module, using ATMEGA48 microcontroller, measure the distance and dynamic refresh digital display distance
<李嘉雄> 在 2025-01-19 上传 | 大小：1.28mb | 下载：0

[VHDL编程] shuzizhong

说明：数字钟，校时较分，显示,用元件例化写的vhdl文件，两个24进制，1个60进制计数器-Digital clock, when the school over the points, show cases with elements of writing vhdl file, two 24-band, a 60-ary counter
<范天恩> 在 2025-01-19 上传 | 大小：457kb | 下载：0