[嵌入式Linux] usart12(query)

说明：在IAR环境下，串口12可以同时实现收发功能（查询方式）-In the ISE environment, the serial port 12 can simultaneously send and receive function (query mode)
<付宁宁> 在 2025-04-19 上传 | 大小：2.04mb | 下载：0

[VHDL编程] VerilogHDL-na-xie-shier-REV1.0

说明：网上声誉甚高的FPGA黑金开发板教程《verilog HDL那些事儿》。非常好的FPGA入门书籍。-Online high reputation of the FPGA development board tutorial black gold " verilog HDL that thing." FPGA very good introductory book.
<castlezju> 在 2025-04-19 上传 | 大小：10.1mb | 下载：0

[嵌入式/单片机编程] 8051CD

说明：时间触发嵌入式系统设计模式——8051系列微控制器开发可靠应用(光盘).国外非常好的单片机教程。适用于有一定基础的人。-Time-triggered embedded system design- 8051 family of microcontrollers to develop reliable applications (CD)
<castlezju> 在 2025-04-19 上传 | 大小：3.26mb | 下载：0

[VHDL编程] FPGUART

说明：verilog语言，FPGA，串口。 波特率9600，数据位8位，停止位1.-verilog language, FPGA, serial. 9600 baud, 8 data bits, 1 stop bit.
<老马> 在 2025-04-19 上传 | 大小：1.99mb | 下载：0

[VHDL编程] fifo

说明：采用verilog HDL语言实现FIFO的功能，内涵测试程序，有较强的使用性能。-Using verilog HDL language to achieve FIFO functionality, meaning the test program, there is a strong performance.
<benzema> 在 2025-04-19 上传 | 大小：28kb | 下载：0

[单片机(51,AVR,MSP430等)] STC-control-delay

说明：晶控公司开发的单片机控制GSM发送和接收短信模块的代码。单片机使用STC12C5A60S2，GSM模块使用TC35I。-Crystal-controlled single-chip control, developed to send and receive text messages GSM module code. Single chip using STC12C5A60S2, GSM module TC35I.
<castlezju> 在 2025-04-19 上传 | 大小：47kb | 下载：0

[VHDL编程] FPGA

说明：该书详细的介绍了卷写FPGA开发软件的格式要求，实用性较强。-The book describes in detail the volume to write the format requirements of FPGA development software, practical, strong.
<benzema> 在 2025-04-19 上传 | 大小：22kb | 下载：0

[VHDL编程] adder_latch

说明：用verilog编写了一段地址锁存器的代码，希望能帮助大家！-Prepared using a verilog code address latch, hoping to help you!
<benzema> 在 2025-04-19 上传 | 大小：26kb | 下载：0

[VHDL编程] code_element

说明：总线控制器中接收部分的码元调制程序，希望能给大家带来帮助！-Bus controller to receive part of the symbol modulation process, I hope to give us some help!
<benzema> 在 2025-04-19 上传 | 大小：21kb | 下载：0

[VHDL编程] e_32_16

说明：8位串行数据转32位数据在转换为两个16位数据的verilog HDL代码。-8-bit serial data transfer 32-bit data into two 16-bit data verilog HDL code.
<benzema> 在 2025-04-19 上传 | 大小：44kb | 下载：0

[VHDL编程] ads1675_if

说明：verilog时序图编写和测试代码，代码完整已经经过测试可以运行。-verilog timing diagram writing and testing code, the code has been tested to the full run.
<benzema> 在 2025-04-19 上传 | 大小：138kb | 下载：0

[DSP编程] the-PID-for-dsp-6713

说明：pid在dsp6713中详细使用的应用源代码程序。-the pid code used in the DSP6713
<> 在 2025-04-19 上传 | 大小：16kb | 下载：0