资源列表
[VHDL编程] modelsim6.0
说明:Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。-Mentor' s ModelSim is the industry' s best HDL language simulation software, it can provide a friendly simulation environment, the indu<王阳> 在 2025-04-30 上传 | 大小:379kb | 下载:0
[VHDL编程] ise11tut
说明:Verilog语言开发环境ISE例程,适合于初学者-ISE Verilog language development environment routines, suitable for beginners<jingyizhou> 在 2025-04-30 上传 | 大小:2.93mb | 下载:0
[VHDL编程] wtut_ver
说明:Verilog语言开发环境ISE例程,适合于初学者-ISE Verilog language development environment routines, suitable for beginners<jingyizhou> 在 2025-04-30 上传 | 大小:390kb | 下载:0
[VHDL编程] wtut_vhd
说明:Verilog语言开发环境ISE的一些例程,适合于初学者-ISE Verilog language development environment for a number of routines, suitable for beginners<jingyizhou> 在 2025-04-30 上传 | 大小:392kb | 下载:0
[VHDL编程] sp601_BIST_rdf0045_12.4_c
说明:Xilinx开发板sp601的开发实例,适用于初学者-Xilinx development board sp601 development example for beginners<jingyizhou> 在 2025-04-30 上传 | 大小:7.59mb | 下载:0
[VHDL编程] VerilogHDL
说明:很多verilog编写实例,简单易行,很适合初学者-Verilog written many instances, simple, very suitable for beginners<王阳> 在 2025-04-30 上传 | 大小:577kb | 下载:0
[VHDL编程] my_kmp_matching
说明:KMP算法的Verilog HDL实现,模式串从模块的外部输入,计算next函数,然后进行KMP匹配。有仿真。环境为Quartus II 8.0 Web Edition。-Verilog HDL implementation KMP algorithm, pattern string from the module' s external input, calculate next function, then KMP match<曹亚良> 在 2025-04-30 上传 | 大小:1.38mb | 下载:0
[单片机(51,AVR,MSP430等)] DS18B20-test
说明:这是振南的DS18B20的测温程序,写的挺详细的,给大家分享,学习-This is the vibration of the temperature measurement procedure DS18B20 south, write very detailed, to share and learn<qinkun> 在 2025-04-30 上传 | 大小:31kb | 下载:0
[uCOS开发] uCOSii_284_LM3S102
说明:uCOSiiv2.84 移植到 LM3S102-uCOSiiv2.84 port to LM3S102<leon> 在 2025-04-30 上传 | 大小:1.17mb | 下载:0