[VHDL编程] jtd

说明：基于verilog HDL描述的交通灯系统设计-Traffic Light System verilog HDL descr iption based
<冯华> 在 2025-01-08 上传 | 大小：4.21mb | 下载：0

[VHDL编程] my_first_fpga

说明：第一个FPGA程序的开发测试,用于DE1开发板的调试程序-The first FPGA development and testing program for debugging DE1 development board
<冯华> 在 2025-01-08 上传 | 大小：5.75mb | 下载：0

[其他嵌入式/单片机内容] Backup-of-Copy-of-chess

说明：电子棋盘电路设计图,C51语言进行编写，通过与硬件进行配合实时跟踪下棋进展-Electronic circuit board design, C51 language to write, by cooperating with the hardware real-time tracking progress at chess
<杜树林> 在 2025-01-08 上传 | 大小：93kb | 下载：0

[VHDL编程] sdi_nrzi_enc

说明：BT1120格式的NRZI编码,并行算法-NRZI encoding BT1120 format, parallel algorithm
<黄木东> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[微处理器(ARM/PowerPC等)] 108_847873_bba7567dc0c78bb

说明：stm32f103c8t6的pwm输出实验。-Stm32f103c8t6 PWM output experiment.
<有个脚落> 在 2025-01-08 上传 | 大小：52kb | 下载：0

[单片机(51,AVR,MSP430等)] kaiguan

说明：基于80C51,使用触摸开关控制LED灯亮灭-Based on 80C51, using the touch switch control LED lamp on or off
<刘增文> 在 2025-01-08 上传 | 大小：13kb | 下载：0

[单片机(51,AVR,MSP430等)] SWIM_2013-11-15

说明：STM8 SWIM接口，使用STM32F100单片机实现。-To program FLASH memory of STM8S105 using STM32F100 as a programmer.
<wangwenfeng> 在 2025-01-08 上传 | 大小：527kb | 下载：0

[单片机(51,AVR,MSP430等)] 74LS164Drive-the-digital-tube

说明：74LS164驱动的四位数码管计数器，利用移位寄存器来传输数据，串行的方法来传输-74 ls164 driven four digital tube counter
<高鑫> 在 2025-01-08 上传 | 大小：50kb | 下载：0

[单片机(51,AVR,MSP430等)] program

说明：工业直流屏用电池电压自动调节降压硅链装置，使用方便-Industrial DC screen battery voltage automatic regulation of the pressure reducing silicon chain device, easy to use
<周彦明> 在 2025-01-08 上传 | 大小：77kb | 下载：0

[单片机(51,AVR,MSP430等)] PROGRAM

说明：病房输液管理系统，采用无线传输方式实现信号的传递。-Ward infusion management system, the use of wireless transmission to achieve signal transmission.
<周彦明> 在 2025-01-08 上传 | 大小：32kb | 下载：0

[单片机(51,AVR,MSP430等)] program

说明：由51单片机组成的电动车自动充电管理系统，能够管理8路充电电路。-Automatic charging management system composed of 51 single chip microcomputer, able to manage 8 road charging circuit.
<周彦明> 在 2025-01-08 上传 | 大小：169kb | 下载：0

[VHDL编程] adder_carry_chain

说明：使用verilog语言实现进位链加法器,quartus下编译，并使用modelsim进行了验证，内含carry_chain.v代码文件以及testbench文件-use verilog language,carry_chain adder
<maxiaobo> 在 2025-01-08 上传 | 大小：2.87mb | 下载：0