资源列表
[VHDL编程] counter
说明:四位计数器设计,完整的设计工程文件在counter文件夹下-Binary code conversion design, complete design engineering files in data_convert file folder...<xiebaiyuan> 在 2025-01-19 上传 | 大小:1.09mb | 下载:0
[VHDL编程] multiplier_ip
说明:基于IP核的乘法器设计,完整的设计工程文件在multiplier_ip文件夹下-IP-based core multiplier design, complete design engineering file multiplier_ip file folder<xiebaiyuan> 在 2025-01-19 上传 | 大小:3.3mb | 下载:0
[VHDL编程] Verilog-coding-style-in-asic-design
说明:该文档描述了ASIC芯片设计的verilog编程规范,这对芯片的正常流片极重要。-This document describes the verilog coding style in asic design.<江豪> 在 2025-01-19 上传 | 大小:164kb | 下载:0
[VHDL编程] asyn_fifo_bk
说明:该verilog代码位手动编写的异步fifo。-This code is manually generated asychronous fifo.<江豪> 在 2025-01-19 上传 | 大小:3.1mb | 下载:0
[VHDL编程] multiply_shift_add
说明:基于移位相加运算的乘法器设计,完整的设计工程文件在multiply_shift_add文件夹下-Multiplier design based on shift and add operations, complete design engineering file multiply_shift_add file folder<xiebaiyuan> 在 2025-01-19 上传 | 大小:1.43mb | 下载:0
[VHDL编程] divider
说明:基于移位相减运算的除法器设计,完整的设计工程文件在divider文件夹下-Based on the shift subtraction divider design, complete design project file divider file folder<xiebaiyuan> 在 2025-01-19 上传 | 大小:1.27mb | 下载:0
[VHDL编程] cmosmt9m001_model
说明:该verilog程序是型号为mt9m001的cmos图像传感器的仿真模型,能够输出频率为30Hz不同分辨率的图像。-This code is the simulation model of mt9m001 cmos sensor,it can output 30Hz and different resolution figure.<江豪> 在 2025-01-19 上传 | 大小:5kb | 下载:0
[微处理器(ARM/PowerPC等)] inclussfdgesr
说明:DS18B20单片机程序,利用c编写的,不看你会后悔的,-failed to translate<刘宇> 在 2025-01-19 上传 | 大小:13kb | 下载:0
[单片机(51,AVR,MSP430等)] ILI932X
说明:coldfrie ILI932X液晶屏底层驱动-coldfrie ILI932X<李文锋> 在 2025-01-19 上传 | 大小:6kb | 下载:0
[其他嵌入式/单片机内容] LED
说明:多位7段数码管动态显示程序(PIO+595)完美运行-failed to translate<apple> 在 2025-01-19 上传 | 大小:429kb | 下载:0