资源列表
[单片机(51,AVR,MSP430等)] 4X4key
说明:对通过4*4矩阵键盘输入的数据进行显示,包括LCD屏的显示实现-Through the 4* 4 matrix keyboard input display data, including the display of the LCD screen<lee> 在 2025-02-12 上传 | 大小:10kb | 下载:0
[其他嵌入式/单片机内容] PID-temprature
说明:该设计可以实现单片机和DS18B20的连接,使其在一定控制下实现所测温度。-The design can achieve single-chip and DS18B20 connected to achieve a certain control of the measured temperature.<雨辰> 在 2025-02-12 上传 | 大小:2.48mb | 下载:0
[单片机(51,AVR,MSP430等)] led
说明:控制并实现led数码管的显示,初学者可以了解数码管的使用方法-Control and implementation led digital tube display, beginners can learn to use digital control<lee> 在 2025-02-12 上传 | 大小:30kb | 下载:0
[单片机(51,AVR,MSP430等)] hybrid-control-system
说明:这是讲述混杂控制系统的一个课件,值得学习和研究。-this is a courseware about hybrid control system .<刘军良> 在 2025-02-12 上传 | 大小:3.5mb | 下载:0
[微处理器(ARM/PowerPC等)] lamp
说明:用单片机做的家用灯光控制,输入用74LS165扩展,情景控制还在完善。-The monolithic integrated circuit does the home use switch control, the input uses 74LS165 does, may define the switch to control street light light willfully, the following scene cont<zhouwei> 在 2025-02-12 上传 | 大小:3kb | 下载:0
[VHDL编程] ChanEst_ise11
说明:OFDM基于导频的MMSE信道估计的Verilog完整工程,可以和matlab配合使用,源自清华电子系成熟的工程和算法-Verilog Project for MMSE ChanEst of OFDM<dongtian> 在 2025-02-12 上传 | 大小:1.01mb | 下载:0
[VHDL编程] DDR2_test_Virtex5
说明:针对于Virtex5 FPGA的DDR2读写测试的完整工程,2颗DDR2芯片的数据总线并接为32位,时钟200MHz-A full project for DDR2 test in Virtex5 FPGA board, with 32 bit data bus and 200MHz clock<dongtian> 在 2025-02-12 上传 | 大小:13.02mb | 下载:0
[微处理器(ARM/PowerPC等)] Magnetism-card-decode-program
说明:这个源代码主要是用于对磁条卡数据的匹配译码,及对数据的存储输出;-The source code is mainly used to conventional CARDS with a magnetic stripe data to the matching of decoding, and the output of data storage<陈伟> 在 2025-02-12 上传 | 大小:4kb | 下载:0
[微处理器(ARM/PowerPC等)] 1100
说明:C1101无线程序,源代码。1.将改程序下载到2个开发板2.然后按KEY后发送信息,发送完毕后LDE闪烁,对方受到信息后同样 闪烁 3.而且两个开发板都可以做为发送和接收,一个做为发送,对应另一即为接收,实现及时双向通信<lincer> 在 2025-02-12 上传 | 大小:6kb | 下载:0
[VHDL编程] SDI_PassThru_VHDL_Virtex5_ise12_2
说明:SDI_PassThru_VHDL是针对Virtex5 LXT FPGA的SDI码流从GTP收端环出到发端的一个完整工程,源自于Xilinx提供的源码,不一样的是去掉了开发板ml571所要求的昂贵的收发时钟同步子板,经过长时间的调试后,终端电视仍然可以显示,但是会丢帧。(收发时钟不同步,丢帧和收不到SDI码流都是正常的)-SDI_PassThru_VHDL for SDI application in the Virtex 5 FPGA<dongtian> 在 2025-02-12 上传 | 大小:11.27mb | 下载:0
[嵌入式/单片机编程] PVMicroInverter220V_DesignPackage
说明:solar micronverter design<wasp61> 在 2025-02-12 上传 | 大小:2.96mb | 下载:0