资源列表

« 1 2 ... .33 .34 .35 .36 .37 27338.39 .40 .41 .42 .43 ... 33935 »

[微处理器(ARM/PowerPC等)24G_Version0.1

说明:STM32F107VC100 系列2.4G RFID读写器嵌入式方案-STM32F107VC100 series 2.4G RFID reader embedded solution
<tang> 在 2025-01-23 上传 | 大小:267kb | 下载:0

[DSP编程EE-345S-Real-Time-DSP

说明:美国德州大学Evans教授的实时数字信号处理的ppt课件。-The PPT of Real-Time Digital Signal Processing. This course was introduced by Prof. Evans.
<吴亮> 在 2025-01-23 上传 | 大小:3.05mb | 下载:0

[VHDL编程VHDL

说明:基于VHDL的数字倍频器设计,这里只提供个算法,希望对你的编程有所启发。-Vhdl based on the number of times the frequency of the design,Here only to provide an algorithm, hope for your programming has been inspired.
<杜维轩> 在 2025-01-23 上传 | 大小:324kb | 下载:0

[VHDL编程AHB_slave-ram

说明:AHB总线下的slave ram的verilog代码-AHB bus slave ram under the verilog code
<吴亮> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[VHDL编程LPM

说明:个人整理了一些quartus II 中常用的宏模块,里面有他们的功能介绍,希望对大家有用。-Individuals compiled some commonly used macros quartus II module, which have their functional descr iption, want to be useful.
<杜维轩> 在 2025-01-23 上传 | 大小:2kb | 下载:0

[VHDL编程qam1

说明:vhdl code for adde-vhdl code for adderrrrrrrrrrrrrrrrrrrr
<debashish> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[VHDL编程bis

说明:这是个并串转换的程序,用vhdl编写,希望对大家有用。-This is a string and the conversion process, using vhdl write, want to be useful.
<杜维轩> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[嵌入式/单片机编程xmodem

说明:基于S3C2440的xmodem协议,主要是移植vivi里面的xmodem-The xmodem protocol based S3C2440, mainly inside the xmodem transplant vivi
<> 在 2025-01-23 上传 | 大小:3kb | 下载:0

[VHDL编程dds

说明:这是个基于dds的正弦波发生器的程序,用vhdl语言编写, 希望对大家有用。 -This is a sine wave generator based on dds program, using vhdl language, want to be useful.
<杜维轩> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[VHDL编程rxmodem

说明:vhdl file-vhdl filebbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbb
<debashish> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)nRF24L01

说明:无线数传模块nRF24L01 收发都有 已测试-NRF24L01 transceiver wireless module has been tested
<peng> 在 2025-01-23 上传 | 大小:161kb | 下载:0

[VHDL编程acc32bit

说明:本设计为32位数字相位累加器,门级描述的Verilog代码。其中,acc32bit.v为顶层文件,full_add1.v为一位全加器的门级描述模块,flop.v为触发器的门级描述模块。-The design for the 32-bit digital phase accumulator, gate-level descr iption of the Verilog code. Which, acc32bit.v as top-leve
<吴亮> 在 2025-01-23 上传 | 大小:738kb | 下载:0
« 1 2 ... .33 .34 .35 .36 .37 27338.39 .40 .41 .42 .43 ... 33935 »

源码中国 www.ymcn.org