[单片机(51,AVR,MSP430等)] LV_VolumeControl

说明：A Labview vi that can control Windows audio Volume in both playback an d recording direction
<Esben> 在 2025-04-22 上传 | 大小：17kb | 下载：0

[DSP编程] DSP

说明：CCS的开发系统主要由以下组件构成： ① TMS320C54x集成代码产生工具； ② CCS集成开发环境； ③DSP/BIOS实时内核插件及其应用程序接口API； ④ 实时数据交换的RTDX插件以及相应的程序接口API； ⑤ 由TI公司以外的第三方提供的各种应用模块插件。 -df saha sd fh da fjh adfj had fjafjafj
<laixingjun> 在 2025-04-22 上传 | 大小：307kb | 下载：0

[VHDL编程] basegate

说明：verilog的基本门电路描述 附带功能仿真波形-verilog descr iption of the basic gate circuit functional simulation waveforms with
<allen-haha> 在 2025-04-22 上传 | 大小：2.82mb | 下载：0

[嵌入式/单片机编程] FPGA-Introduction

说明：简单介绍Verilog HDL语言和仿真工具，主要应用领域，了解Verilog 的发展历史 -Brief introduction to Verilog HDL language and simulation tools, the main application areas to understand the historical development of Verilog
<双宝宝> 在 2025-04-22 上传 | 大小：1.19mb | 下载：0

[VHDL编程] 2

说明：EDA的课程设计，利用VHDL语言、PLD设计基于FPGA的出租车计费系统，选用ALTERA公司低功耗、低成本、高性能的FPGA芯片EPF10K10，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了编译，功能仿真和下载。使其实现计费以及预置和模拟汽车启动、加速、停止、暂停等功能，并动态扫描显示车费数目。-EDA curriculum design, the use of VHDL language, PLD de
<wang> 在 2025-04-22 上传 | 大小：8kb | 下载：0

[单片机(51,AVR,MSP430等)] compare-temper

说明：基于DS18B20的单片机温度比较的程序-compare temper
<叶乐晓> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] 3

说明：电子数字钟设计实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。-Electronic digital clock is actually a standard frequency (1Hz) to count the counting circuit. Oscillator clock signal thr
<wang> 在 2025-04-22 上传 | 大小：318kb | 下载：0

[单片机(51,AVR,MSP430等)] 4

说明：本文给出了乒乓球比赛模拟及计分器的功能设计和原理框图，建立了各功能模块的模型，分析了其设计原理和实现方法。在设计中，充分利用了CD4017计数器的功能和发光二极管实现对乒乓球运动轨迹的模拟-In this paper, simulation and table tennis scoring device block diagram of the functional design and built a model of each fu
<wang> 在 2025-04-22 上传 | 大小：1.1mb | 下载：0

[单片机(51,AVR,MSP430等)] ADS1.2PHELPPPDF

说明：ads1.2的详细介绍，和帮助，很好很详细-ads1.2 of detail, and help, very good in detail
<wulinzhao> 在 2025-04-22 上传 | 大小：17.78mb | 下载：0

[VHDL编程] DDS

说明：DDS数字频率合成的verilog代码，附有正余弦查找表等-DDS digital frequency synthesis verilog code, with a cosine look-up table, etc.
<allen-haha> 在 2025-04-22 上传 | 大小：16mb | 下载：0

[VHDL编程] rom

说明：该源码是基于查找表的VHDL代码实现DDS-The source code is based on the VHDL code look-up table DDS
<allen-haha> 在 2025-04-22 上传 | 大小：636kb | 下载：0

[VHDL编程] datacompare

说明：采用verilog语言来进行数据比较器 附带仿真波形-Verilog language used to compare data with simulation waveform control
<allen-haha> 在 2025-04-22 上传 | 大小：1.1mb | 下载：0