[嵌入式/单片机编程] xue_wen_Pchat

说明：delphi开发的聊天工具，可以作参考；我觉得对于新手来说，很不错哦；-delphi development of the chat tool, can be used as reference I think for the novice, oh well
<陈磊> 在 2025-01-12 上传 | 大小：701kb | 下载：0

[单片机(51,AVR,MSP430等)] 240128

说明：单片机控制240128液晶显示字符液晶的控制器是t6963-SCM 240 128 LCD character LCD controllers are t6963
<钱俊杰> 在 2025-01-12 上传 | 大小：5kb | 下载：0

[单片机(51,AVR,MSP430等)] music-51

说明：51单片机实现音乐播放（蜂鸣器）-51 MCU music player (buzzer)
<xuwanjun> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpinji

说明：4位10进制数字频率计 可以直接使用-Four decimal digital frequency meter
<颜色> 在 2025-01-12 上传 | 大小：36kb | 下载：0

[单片机(51,AVR,MSP430等)] kuan-kou-tongxin-xin

说明：51单片机串口通信程序，还有Proteus仿真电路图-51 single-chip serial communication program, as well as circuit simulation with Proteus
<MA> 在 2025-01-12 上传 | 大小：42kb | 下载：0

[单片机(51,AVR,MSP430等)] dulijianpan

说明：在郭天祥的TX1 开发板上实现独立键盘的功能，比较简单的程序，适合单片机初学者对单片机的理解-In the Debates of the TX1 development board keyboard functions to achieve independence, a relatively simple procedure, suitable for single-chip microcontroller for beginners
<阿飞> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] spi

说明：spi协议 用verilog 编写 可以在xilinx fpga板子上 ise软件-spi protocol written in verilog in xilinx fpga board ise software
<Andy> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[VHDL编程] my_bayer2rgb

说明：摄像头Bayer 转rgb信号 用verilog 编写 在xilinx fpga 软件下 ise 综合 编译-Bayer turn the camera rgb signal in xilinx fpga verilog prepared under ise integrated compiler software
<Andy> 在 2025-01-12 上传 | 大小：9.99mb | 下载：0

[单片机(51,AVR,MSP430等)] Project-V1.1-LCD

说明：STM32 开发板源码 点亮SSD1963液晶屏-STM32 development board source lit LCD SSD1963
<> 在 2025-01-12 上传 | 大小：1.13mb | 下载：0

[VHDL编程] I2C

说明：iic协议 用verilog hdl语言，可以在xilinx ise软件 编译 综合-iic agreement verilog hdl language can be compiled in xilinx ise software integrated
<Andy> 在 2025-01-12 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] Project-V1.2-LCDPNET

说明：STM32 开发板源码 点亮液晶屏并实现网络通讯接口-STM32 development board source lit LCD screen and network communication interfaces
<> 在 2025-01-12 上传 | 大小：1.86mb | 下载：0

[VHDL编程] div_nonrestoring

说明：用verilog 实现的除法器 ，被除数32位 除数为16位-Divider using verilog realize the dividend 32 divisor is 16
<Andy> 在 2025-01-12 上传 | 大小：1kb | 下载：0