资源列表

« 1 2 ... .48 .49 .50 .51 .52 31353.54 .55 .56 .57 .58 ... 33935 »

[单片机(51,AVR,MSP430等)STM32-loraSX1278

说明:LORA驱动源码基于STM32.已配置好所有模式和接口应用,只需接入节点即可使用。-LORA driver source code based STM32. Have been configured for all modes and interface applications, only an access node can be used.
<刘悦> 在 2025-04-06 上传 | 大小:6.24mb | 下载:0

[硬件设计arduino-pro-mini-robot-balon

说明:its ardinu project it is mini robot.
<amin> 在 2025-04-06 上传 | 大小:1.51mb | 下载:0

[微处理器(ARM/PowerPC等)CC26XX-for-IAR

说明:TI最新发布的CC26XX,ARM内核低功耗蓝牙系列,本例程有三个需要配合TI官方的协议栈使用。其中有一个为裸机编程,不需要使用协议栈,只提供简单的程序,如 点亮LED,蜂鸣器及配置好oled显示器——可用做裸机开发示范。-TI recently released CC26XX, ARM core low-power Bluetooth series, this routine has three official needs with
<刘悦> 在 2025-04-06 上传 | 大小:17mb | 下载:1

[VHDL编程8b10b_endecode

说明:8b转10b的编码和解码程序,已验证。ALTERA官方代码,有编码和解码两个文件-an 8b10b decoder, based on files Martin R and IBM paper
<adfadf> 在 2025-04-06 上传 | 大小:9kb | 下载:0

[VHDL编程X4_8B10B

说明:4倍转换率的8b转10b的编码和解码程序,已验证。ALTERA官方代码,有编码和解码两个文件-8b 4 times the conversion rate of turn 10b encoding and decoding procedures have been verified. ALTERA official code, encoding and decoding two files
<adfadf> 在 2025-04-06 上传 | 大小:4kb | 下载:0

[VHDL编程crc

说明:用于ethernet的CRC校验源代码,ALTERA官方代码,已验证-CRC checksum of the source code for ethernet, ALTERA official code, verified
<adfadf> 在 2025-04-06 上传 | 大小:3kb | 下载:0

[VHDL编程verilog_uart

说明:verilog编写的uart源代码,altera官方代码,已验证-verilog prepared uart source code, altera official code, verified
<adfadf> 在 2025-04-06 上传 | 大小:4kb | 下载:0

[VHDL编程double_addsub

说明:双字的加减法的verilog源代码和testbench,已经过测试-verilog source code and testbench double word addition and subtraction, and has been tested
<adfadf> 在 2025-04-06 上传 | 大小:3kb | 下载:0

[VHDL编程pipeline_add

说明:pipeline式累加器的verilog代码和testbench文件,已验证-pipeline type accumulator verilog testbench code and documents, verified
<adfadf> 在 2025-04-06 上传 | 大小:4kb | 下载:0

[单片机(51,AVR,MSP430等)Remote-control-car-baced-on-89c52

说明:基于89c52和NRF24L01无线模块和ADXL345三轴重力感应的遥控车-Remote control car based on 89C52 and NRF24L01 wireless module and ADXL345 three axis gravity induction
<飛饵> 在 2025-04-06 上传 | 大小:114kb | 下载:0

[VHDL编程UD_DIVDER

说明:定制化分频器的verilog源代码,分频器变量已参数化,好用-Customized divider verilog source code, variable frequency divider parameterized, easy to use
<adfadf> 在 2025-04-06 上传 | 大小:3kb | 下载:0

[VHDL编程gray_counter

说明:altera官方格雷码计数器的verilog代码和testbench,已测试-altera official Gray code counter verilog code and testbench, have been tested
<adfadf> 在 2025-04-06 上传 | 大小:5kb | 下载:0
« 1 2 ... .48 .49 .50 .51 .52 31353.54 .55 .56 .57 .58 ... 33935 »

源码中国 www.ymcn.org