[其它] 1111111111

说明：计算机网络构建与安全课件 计算机网络构建与安全课件
<glzhu> 在 2008-10-13 上传 | 大小：9.35mb | 下载：0

[其它] CLOCK_co-design_of_C_and_Verilog

说明：A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation results. A co-design example of C and Verilog.
<Annbb> 在 2008-10-13 上传 | 大小：36.91kb | 下载：0

[其它] 128Mb_ddr

说明：128Mb DDR verilog源程序
<tiantian> 在 2008-10-13 上传 | 大小：22.79kb | 下载：0

[其它] ADT_VC

说明：本程序为盛博ADT系列接口系列的实例程序，可以进行16通道数据采集
<鸣人> 在 2008-10-13 上传 | 大小：284.43kb | 下载：0

[其它] Find_medium_value_co-design_of_C_and_Verilog

说明：A code writing by Verilog which can find medium value. With a C file to see the simulation results. A co-design example of C and Verilog.
<Annbb> 在 2008-10-13 上传 | 大小：10.77kb | 下载：0

[其它] ScanSample

说明：使用LEADTOOLS14.5和VB，利用TWAIN接口进行扫描的示例，可进行各种扫描参数的参数
<zwb> 在 2008-10-13 上传 | 大小：9.04kb | 下载：0

[其它] RGB_color_transform_gray_level_co-design_of_C_and_

说明：to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image
<Annbb> 在 2008-10-13 上传 | 大小：530.63kb | 下载：0

[其它] show_your_student_ID_number_co-design_of_C_and_Ver

说明：As the source code name, this code is writing in Verilog and also inside the folder there is a c code to see the simulation results from verilog.
<Annbb> 在 2008-10-13 上传 | 大小：277.58kb | 下载：0

[其它] Traffic_sign_co-design_of_C_and_Verilog

说明：This is an extension of sign example. You can design your own traffic sign by using Verilog. And the result from Verilog can be seen by the attached C file.
<Annbb> 在 2008-10-13 上传 | 大小：254.31kb | 下载：0

[其它] chipgenius

说明：USB HUB 芯片资料,开发参考，维修，试验用--来自其他网络
<wzxvip> 在 2008-10-13 上传 | 大小：127.1kb | 下载：0

[其它] javachat

说明：这是一个采用JAVA做的聊天系统，没有用数据库，直接进行聊天
<梁国琴> 在 2008-10-13 上传 | 大小：13.67kb | 下载：2

[其它] xhu

说明：这是自己做的一个FLASH文件，主要显示的是AA大学的图片及其历史
<梁国琴> 在 2008-10-13 上传 | 大小：1.7mb | 下载：0