资源列表
[其它] cpu的VERILOG描述
说明:RISC CPU的VerilogHDL描述-RISC CPU Verilog HDL descr iption<陈俊> 在 2008-10-13 上传 | 大小:360.84kb | 下载:0
[其它] shengyuxian
说明:利用matlab编的对升余弦系统进行的仿真,解压无需密码-using Matlab series of the right or cosine of the system simulation, without extracting passwords<李思雨> 在 2008-10-13 上传 | 大小:1.51kb | 下载:0