资源列表
[VHDL编程] binary_to_BCD
说明:本人编写的2进制转换为BCD码的verilog程序,绝对可用,已测试通过。-I write binary to BCD verilog program, absolutely free, have been tested.<范志荣> 在 2024-11-20 上传 | 大小:1kb | 下载:0
[其他嵌入式/单片机内容] main
说明:本人编写的nios下lcd12864显示字符的程序,欢迎大家下载学习,批评指正。-I prepared nios program under lcd12864 display characters, welcome to download the study, criticism.<范志荣> 在 2024-11-20 上传 | 大小:1kb | 下载:0
[数学计算/工程计算] chafenfangfa
说明:求一维抛物线方程的全隐/显式格式离散方法的解法。matlab-Seeking a full-dimensional parabolic equation implicit/explicit solution form discrete methods. matlab<yangliu> 在 2024-11-20 上传 | 大小:1kb | 下载:0
[其他小程序] testSigSub
说明:干扰信号估计仿真程序程序,matlab仿真程序-Interference signal estimation procedure simulation program, matlab simulation program<libing> 在 2024-11-20 上传 | 大小:1kb | 下载:0
[汇编语言] temperture
说明:《汇编语言》基于8086实现温度模拟显示与控制,即电热箱-" Assembly language" based on 8086 simulations to achieve temperature display and control, namely electric box<byn> 在 2024-11-20 上传 | 大小:1kb | 下载:0
[其他小程序] k_means_datapoint
说明:k_means聚类算法matlab实现,运用matlab环境实现了聚类经典算法k_means实现对数据点的分类-the implementation of k_means in matlab<chenliansheng> 在 2024-11-20 上传 | 大小:1kb | 下载:0
[图形图像处理(光照,映射..)] VHDL
说明:odule vga_timing ( input wire clk_i, //输入时钟 40MHz input wire reset_i, //输入复位信号 output wire vga_pixel_flag, //输出像素有效 output reg vga_line_o, //输出水平信号 output reg vga_field_o, //输出垂直信号 output reg vga_fr a me_o /<李成> 在 2024-11-20 上传 | 大小:1kb | 下载:0