[软件工程] SOP_Third_Party_Package_Installation_060106

说明：MTK手机软件第三方软件系统安装工具介绍说明
<luyg> 在 2024-12-27 上传 | 大小：590kb | 下载：0

[单片机(51,AVR,MSP430等)] CH10

说明：周坚编著《单片机C语言轻松入门 》第10章 例题程 keil c-Zhou made the " single-chip C-easy entry" Example Chapter 10 process keil c
<公羽> 在 2024-12-27 上传 | 大小：319kb | 下载：0

[C#编程] mayamay

说明：本实验实现使用VC6.0实现复数的描述及操作。具体实现要求： 1．初始化顺序表。 2．对顺序表插入元素。 3．删除顺序表中的元素。 4．判断该顺序表是否对称 。 5．求两个复数相乘之积，观察输出结果。 6．程序应给用户提供如下操作界面。 -VC6.0 used in this experiment to achieve the realization of the descr iption and opera
<关巾> 在 2024-12-27 上传 | 大小：26kb | 下载：0

[单片机(51,AVR,MSP430等)] CH11

说明：周坚编著《单片机C语言轻松入门 》第11章 例题程 keil c-Zhou made the " single-chip C-easy entry" Example Chapter 11 process keil c
<公羽> 在 2024-12-27 上传 | 大小：904kb | 下载：0

[JSP源码/Java] TimeCount

说明：考试倒计时计时器 默认考试时间为2个小时 使用了多线程-countdown code .
<licheng> 在 2024-12-27 上传 | 大小：1kb | 下载：0

[VHDL编程] sfifo_srl

说明：针对XILINX FPGA特有的SRLC16E器件，实现的同期FIFO. 特点：宽度深度可配置，面积小。-SRLC16E Based Synthesise FIFO Implement by Xilinx FPGA. The Size is small and FIFO Width, Length can be configured.
<seiya> 在 2024-12-27 上传 | 大小：2kb | 下载：0

[嵌入式/单片机编程] AVR-uCGUI-ISIS-simulation

说明：It is ready project for implementation of uC/GUI on AVR the Proteus ISIS simulation is included in folder install Proteus from internet and run simulation.
<Awais Anjum> 在 2024-12-27 上传 | 大小：1.15mb | 下载：0

[其他小程序] s7_200

说明：s7_200与VB的通信控件，功能比较齐全，只是不能读写双字-Siemens s7-200 communication with VB
<hhp> 在 2024-12-27 上传 | 大小：228kb | 下载：0

[VHDL编程] ddr2_hamdec64

说明：VHDL实现的64bit海明码解码模块。 可适用于 Xilinx FPGA, Altera FPGA。-VHDL Implement 64bit Hamming Code （decode）
<seiya> 在 2024-12-27 上传 | 大小：2kb | 下载：0

[mpeg/mp3] FPGAbasedMPEG2TS

说明：基于FPGA的MPEG-2TS码流实时分析与检测系统.nh-FPGA-based MPEG-2TS stream real-time analysis and detection system. Nh
<zly> 在 2024-12-27 上传 | 大小：3.38mb | 下载：0

[TreeView控件] jquery.treeview

说明：jquery实现的tree，效果很好，能够实现展开一级数，其他级树自动收缩，并且有多种样式提供选择-jquery realized tree, the effect of a very good start to achieve a number of other class trees automatic contraction and provide a variety of styles to choose
<cb> 在 2024-12-27 上传 | 大小：41kb | 下载：0

[VHDL编程] ddr2_hamenc64

说明：VHDL实现的64bit海明码编码模块。 可适用于 Xilinx FPGA, Altera FPGA。-VHDL Implement 64 bit Hamming Code (encode)
<seiya> 在 2024-12-27 上传 | 大小：1kb | 下载：0