搜索资源列表

  1. codestream

    0下载：
  2. 设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch

  3. 所属分类：其它资源

    • 发布日期：2008-10-13
    • 文件大小：8886
    • 提供者：许嘉璐

  1. codestream

    0下载：
  2. 设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch

  3. 所属分类：VHDL编程

    • 发布日期：2024-06-09
    • 文件大小：8192
    • 提供者：许嘉璐

源码中国 www.ymcn.org