搜索资源列表
70V631_VHDL_Model.zip
- 针对IDT公司71v631的fpga设计，VHDL语言模型。
AES加密的VHDL源码
- 用VHDL语言实现的AES加密算法的源代码，已经在硬件上下载运行实现了。
simple h264 vhdl encoder
- simple h264 encoder，source code and test code in vhdl，简单h264 硬件编码器，源代码及测试，vhdl语言
12进制计数器
- 应用VHDL语言编写十二进制计数器
7位二进制计数器
- 应用VHDL语言编写设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器，计数结果由共阴极七段数码管显示
mp3控制器
- 这是基于ALTERA 公司EP1C3T144C8型号的FPGA用VHDL语言编写MP3播放控制器
VHDL 语言例程集锦
- 包括很多有用的VHDL源代码，如下。文件为PDF格式，可以直接copy你想要的部分，然后粘贴到你自己的VHDL文件中。能帮你节省很多开发时间。 1.Combinational Logic 2.Counters 3.Shift Registers 4.Memory 5.State Machines 6.Registers 7.Systems 8.ADC and DAC 9.Arithmetic
基于VHDL语言的交通灯控制系统设计
- VHDL 交通灯控制系统 QuartusⅡ FPGA
whole
- ov7620的CPLD采集程序，VHDL语言-ov7620 CPLD acquisition procedures, VHDL
VHDL_交通灯系统
- 用VHDL语言编写，在MAXPLUS2下调试通过-VHDL language, debug through MAXPLUS2
fir.tar
- FIR滤波器的VHDL语言实现-The implement of FIR Filter based on VHDL
16位快速乘法器
- VHDL语言实现的16位快速乘法器-VHDL of 16 rapid Multiplier
VHDL硬件描述语言作业
- VHDL硬件描述语言作业-VHDL hardware descr iption language operations
pseudorandom
- 伪随机m序列产生的VHDL语言程序- program in VHDL language for generating pseudo-random m sequence
a VHDL Compiler
- 这是一个VHDL（硬件描述语言）的编译器，更确切说是一个解释器，输入是VHDL语言，输出是经过提到后的符号表，也就是将VHDL中的重要变量比如输入输出变量和DFF等保存下来。-This is a VHDL (hardware descr iption language) compiler, more precise explanation is a device that is VHDL input, output was mentio
vgaout
- VHDL语言按VGA接口标准把数字图像信号转换成标准VGA格式。适合做学习试验-VHDL by VGA interface standards, digital image signal conversion into a standard VGA format. Suitable for the pilot study
电子钟clock
- 用VHDL语言来实现一个电子时钟，可以调时间。小时，分，秒。可以下载到实验箱来运行验证。-use VHDL to achieve an electronic clock, the time can be set aside. Hours, minutes and seconds. Experiments can be downloaded to the box to run test.
DW8051
- 大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持-famous Synopsys Core 8051IP the VHDL language, can be supported keilC51
异步通信控制器
- 用VHDL语言编写的异步通信控制器源代码程序-ASCC Communication Control System Compiled With VHDL
core_arm.tar
- 用VHDL语言实现的ARM处理器的标准内核的源代码程序，可在重用-use of the VHDL standard ARM processor core source code procedures, the reuse