搜索资源列表
100个vhdl设计例子
- 内附多路选择器，74系列芯片VHDL源码，加法器，FIR，比较器等大量例子，对初学VHDL语言很有好处。可用maxplus，quartus，synplicity等综合软件进行调试-contains multiple-choice, 74 chips VHDL source code, the adder, FIR, comparators, etc. are plenty of examples for beginners VHDL v
synplicity
- 很不错的一本介绍synplicity的书,很值得一看,适合大众类人群
synplicity
- synplicity学习资料，文章详细介绍了vhdl在该仿真软件中的仿真过程
Des2Sim
- 本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；
100个vhdl设计例子
- 内附多路选择器，74系列芯片VHDL源码，加法器，FIR，比较器等大量例子，对初学VHDL语言很有好处。可用maxplus，quartus，synplicity等综合软件进行调试-contains multiple-choice, 74 chips VHDL source code, the adder, FIR, comparators, etc. are plenty of examples for beginners VHDL v
synplicity
- 很不错的一本介绍synplicity的书,很值得一看,适合大众类人群-Very good Synplicity introduced a book, it is worth a visit for the general public category of the crowd
synplicity
- synplicity学习资料，文章详细介绍了vhdl在该仿真软件中的仿真过程-Synplicity learning materials, the article introduced in detail in the VHDL simulation software in the simulation process
Des2Sim
- 本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；
Synplify.Premier.v9.6.2.with.Identify.3.0.2
- Synplify.Premier.v9.6.2.with.Identify.3.0.2 crack
FPGA_NEW_APPROACH_TO_IMPLEMENT_CHAOTIC_GENERATOR.
- In this paper, a new method is introduced to implement chaotic generators based on the Henon map and Lorenz chaotic generators given by the state equations using the Field Programmable Gate Array (FPGA). The aim of this
1(3)
- 确实是 介绍synplicity.的一本好书-synplicity.synplicity.
Crash.the.Simulation.Barrier
- 确实是 介绍synplicity.的一本好书-synplicity.synplicity.
synplicity_license_lin_ug
- Synplicity Linux License Configuration and Setup Guide，Linux下License配置与环境建立手册，那是相当的不错喔！-Synplicity Linux License Configuration and Setup Guide, Linux configuration and the environment established under the License Manual
sram
- sram操作vhdl源程序，内有sdram模型，控制器设计，及测试源程序-sram operating in vhdl \doc DDR SDRAM reference design documentation \model Contains the vhdl SDRAM model \route Contains the Quartus 2000.05 project files a routed con
dab1814114c3
- 此為採用ALTERA所做的DDR 控制器(verilog)- File/Directory Descr iption ============================================================================= \doc DDR SDRAM reference design documentation \model Contains the